SU1430965A1

SU1430965A1 - Устройство дл вычислени свертки

Info

Publication number: SU1430965A1
Application number: SU874219827A
Authority: SU
Inventors: Юрий Станиславович Каневский; Виктор Акопович Каустов; Сергей Григорьевич Овраменко; Игорь Иванович Синчук
Original assignee: Предприятие П/Я А-1221
Priority date: 1987-03-02
Filing date: 1987-03-02
Publication date: 1988-10-15

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано при построении специализированных вычислительных систем, функционирующих в реальном масштабе времени. Целью изобретени вл етс упрощение устройства. Сокращение объема оборудовани и упрощение св зей в устройстве достигнуто за счет использовани симметрии последовательности козффициентов и рациональной организации вычислительного процесса. Устройство содержит вычислительные бло- ки 1, каждый вычислительный блок содержит регистр 2 коэффициента, умножитель 3, регистры 4, 7, 8 результата , сумматоры 5, 6, элементы 9 пам ти . 1 ил.

Description

(Л

/г

---

4

Од О О)

сл

,,Х/2Изобретение относитс к вычислительной технике и может быть использовано при построении специализированных систем, функционируютщх в ре- апьном масштабе времени.

Цель изобретени - упрощение устройства .

На чертеже изображена структурна схема устройства.

Устройство содержит L групп по К/2 вычислительных блоков 1,1 . 1-1 ,L,K/2. Каждый вычислительный блок содержит регистр 2 коэффициента, умножитель 3, первый регистр 4 результа- та, сумматор 5, дополнительный сумматор 6, третий регистр 7 результата, второй регистр 8 результата и элементы 9 пам ти.

Устройство работает следующим об- разом

Работа устройства дл вьмислени свертки иллюстрируетс примером реализации цифрового двумерного фильтра, алгоритм функционировани которого описьшаетс уравнением L k

Y(n,m) XL XI h(l,k). I :.

г( kn

X X (п-1+l , ), (1)

где ,L + 1,..,, N; ,K+l,. (M - размер входного массива; L K - размер матрицы lh(l,k)l. коэффициентов импульсной характеристики цифрового фильтра); X n-l+l, m-k+1) последо- вательность входных отсчетов.

С целью минимизации числа операций умножени и соответствующего уменьшени количества умножителей используг.

етс симметрична относительно середины каждой из строк матрица (h(l,k)) коэффициентов. С учетом симметрии: L k/г

Y{n,m) 21 (l,k)hc(n-l + l/i-k lH

t-i k:A t

+ X(n-l + i,. )|. (2)

Устройство в этом случае содержит К/2 вычислительных блоков и () элементов , пам ти. В регистре коэффициента вычислительного блока J.I..К хра нитс коэффициент h{L-l -l, k) .

Цикл работы устройства (интервал времени между поступлением двух очередных входных отсчетов) состоит из двух тактов. Первый такт включает врем задерткки на умножителе 3 и вре- м записи в первый регистр 4 результата каждого из вычислительных блоков,

второй такт - врем задержки сумматоров и врем записи во второй регистр результата.

Рассмотрим работу устройства при вычислении первого верного (после заполнени регистров устройства) выходного отсчета Y(L,K). Вычисление Y(L,K) начинаетс в первом цикле 1.1.1-ым Бьгчислительнь м блоком и за- верщаетс в ((L-1)М+К)-ом цикле вычислительным блоком 1.L.1,

Claims

Формула изобретени

Устройство дл вычислени свертки, содержащее L групп вычислительных блоков по К/2 блоков в каждой группе (K L) - длина последовательности коэффициентов ), причем каждый вычислительный блок содержит два регистра результата, сумматор, умножитель и регистр коэффициента, выход которого подключен к первому входу умножител , выход которого подключен к информационному входу первого регистра результата , выход которого соединен с первым входом сумматора, выход которого соединен с Информационным входом второго регистра результата, причем выход второго регистра результата i-ro ti-1,2,.,., (К/2-1)Jвычислительного блока 1-й (1 1,2,.,.,L) группы соединен с вторым входом сумматора (i-f-O-ro вычислительного блока 1-й. группы, отличающеес тем, что, с целью упрощени S устройство содержит L-1 элементов пам ти, а каждый вычислительный блок содержит дополнительный сумматор и третий регистр результата, причем выход первого регистра результата соединен с первым входом дополнительного сумматора, выход которого соединен с информационным входом третьего регистра результата , причем выход третьего региг- стра результата (i+l)-ro вычислительного блока 1-й группы соединен с вторым входом дополнительного сумматора i-ro вьмислительного блока 1-й группы , выход второго регистра результата К/2-го вычислительного блока 1-й группы соединен с вторым входом дополнительного сумматора этого же блока , выход третьего регистра результата первого вычислительного блока 1-й грзтпы, кроме последней,.соединен через соответствующий элемент пам ти с вторым входом сумматора первого вычи31430965

слительного блока (1-И)-й группы, между собой и вл ютс входом устрой- второй вход сумматора первого вычис- ства, выход третьего регистра резуль- лительного блока первой группы соеди- тата первого вычислительного блока нен с шиной нулевого потенциала, вто- L-й группы вл етс выходом устройст- рые входы всех умнозкителей соединены ва.