SU942036A1 - Устройство дл вычислени коэффициентов обобщенных функций Хаара - Google Patents

Description

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в составе автоматизированного комплекса обработки данных экспериментальных исследований.

Известно устройство дл  формировани  коэффициентов разложени  Хаара, содержащее преобразователь аналогцифра , блок управлени , цифровой интегратор , регистры сдвига, три груп- ю пы сумматоров и две группы ключей tl.

Недостатком этого устройства  вл етс  низкое быстродействие.

Из известных устройств наиболее: ,5 близким к предлагаемому по технической сущности  вл етс  устройство дл  вычислени  коэффициентов ФурьеХаара , содержащее преобразователь аналог-цифра, (2 + 1) последователь-го но соединенных регистров сдвига, первый из которых соединен информационным входом с выходом преобразовател , а управл ющие входы каждого регистра

сдвига соединены с.соответствующими выходами блока управлени , п- русную пирамиду ступенек вычислени  ординат и дополнительный сумматор, входы которого соединены с выходами педвого и последнего регистров сдвига U.

Недостатком подобного устройства  вл етс  то, что оно позвол ет вычисл ть коэффициенты Хаара с интервалом задани  аргумента о, 2, где m - произвольное число.

Цель изобретени  - расширение функциональных возможностей, а имен но вычисление коэффициента обобщенных функций Хаара с интервалом задани  аргумента to, Р, где Р - простое елое число. .

Поставленна  цель достигаетс  тем, что в устройство дл  вычислени  коэффициентов обобщенных функций Хаара, .содержащее блок управлени , введены основной идополнительный

блоки пам тиj арифметический блок, два элемента И, элемент задержки, адресный счетчик и блок формировани   дра обобщенных функций Хаара, содержащий счетчик весовых коэффициентов , узел умножени , узел преобразовани  двоичного кода в код по модулю Р, узел пам ти, причем выход счетчика весовых коэффициентов подключен к первому входу узла умножени , выход которого соединен с первым входом узла преобразовани  двоичного кода в код по модулю Р выход которого подключен ко входу узла пам ти, выход которого соединен с первым входом арифметического блока, выход которого подключен к первому входу основного блока пам ти, выход которого объединен с выходом дополнительного блока пам ти и соединен со вторым входом арифметического блока и первым входом дополнительного блока пам ти, второй вход которого объединен со вторым входом узла умножени  блока формировани   дра обобщенных функций Хаара и подключен к первому выходу адресного счетчика, первый вход которых объединен с третьим входом дополнительного блока пам ти и первого элемента И и  вл етс  тактовым входом устройства, второй выход адресного счетчика объединен с выходом второго элемента И и подключен ко второму входу основного блока пам ти, входу элемента задержки и первому входу счетчика весовых коэффициентов блока формировани   дра обобщенных функций Хаара, причем блок управлени , содержащий счетчик по модулю Р, триггер, счетчик по модулю S, узел делени , узел возведени  в степень, три узла умножени  и сумматор, при этом первый вход счетчика по модулю Р объединен с первым входом второго элемента .И и соединен с выходом элемента задержки и выходом первого элемента И, первый вход счетчика по модулю Р подключен ко входу триггера, инверсный выход которого соединен с третьим входом основного блока пам ти и первым входом счетчика по модулю S, первый выход которого подключен к первому входу узла делен   и первому входу узла возведени  в степень, выход которого подключен к первому входу первого узла умножени , второму входу узла делени  и

первому входу второго узла умножени , выход которого соединен с первым входом третьего узла умножени , выход которого подключен к первому входу сумматора, выход которого соединен с четвертым входом основного блока пам ти, второй выход счетчика по модулю Р соединен со вторым входом первого узла умножени , выход которого

соединен со вторым входом сумматора, второй выход счетчика по модулю S соединен со вторым входом третьего узла умножени , выход узла делени  соединен со вторым входом счетчика

по модулю S, пр мой выход триггера подключен ко вторым входам первого и второго элементов И и четвертому входу дополнительного блока пам ти, при этом второй вход счетчикапо модулю Р, второй вход узла возведени  в степень, .второй вход второго узла умножени  блока управлени , второй вход счетчика весовых коэффициентов второй вход узла преобразовани  двоичного кода в код по модулю Р блока формировани   дра обобщенных функций Хаара и второй вход адресного счетчика образуют группу входов устройства , а третий вход узла делени 

блока управлени   вл етс  входом устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - быстра  итерационна  процедура вычислени  коэффициентов обобщенных функций Хаара дл  на фиг. 3 - графсхема .

Устройство содержит блок 1 управлени , основной блок 2 пам ти, дополнительный блок 3 пам ти, арифметический блок k, первый и второй элементы И 5 и 6, элемент 7 задержки, адресный счетчик 8, блок 9 формировани   дра обобщенных функций Хаара,

информационный : выход 10 блока управлени , выход 11 основного блока 2 пам ти, выход 12 блока , второй вход 13 узла умножени  блока 9, выход Т узла блока пам ти 9 выхода

15 блока I, первый вход 1б счетчика весовых коэффициентов блока 9, второй вход 17 элемента И 6, третий вход 18 блока 2, выход 19 элемента И 5, тактовый вход 20 устройства,

счетчик 21 по модулю Р, триггер 22, счетчик по модулю S 23, узел 2 умножени  (на модуль Q), узел 25 умножени  (на модуль R), сумматор 26, узел 27 делени  (узел вычислени  модул  S), узел 28 возведени  в степень (узел вычислени  модул  0.), узел 29 умножени  (на модуль Р), группа входов 30 устройства (в двоичном коде подаетс  модуль Р), вход 31 устройства (значение модул  , счетчик 32 весовых коэффициентов, узел 33 умножени , узел З преобразовани  двоичного кода в код по модулю Р, узел 35 пам ти, узел Зб умножени  комплексных чисел, сумматор 37 комплексных чисел. Обобщенные функции Хаара, определ емые с помощью обобщенных функций Радемахера X(r,t) на интервале (О, Р) записываютс  как H(0,t) 1 .x..., 1 Cr/n в lti-r+1 и/ с-ь t(.B-i)p ,ер в остальных случа х, l---e,vitUO pK Hi е-1,2,...,Р Ы.,..., 1.Р°- аР-- е-у„Р Л 9 42036 сто ке где нос мат б существл   в (1) перестановку бцов в обратном троичном пор долучаем 1 - единична  матрица размерью 3x3, dtagV/ - диагональна  ица той же размерности, Представл   ( в (3), получим быструю итерационную процедуру вычислени  коэффициентов обобщенного преобразовани  Хаара, котора  по сн етс  фиг. 2. Граф-схема вычислени  коэффициентов обобщенного преобразо вани  Хаара приведена на фиг. 3. Устройство работает следующим об разом. Предварительно задаютс  все начал ные услови , а именно: на входы 30 всех устройств, выполн ющих операции по модулю Р, подаетс  в двоичном коде значение модул  Р; через информационный вход в узел 35 блока 9 формировани   дра обобщенных функций Хаара занос тс  все значени  йамплитуд , представленные в двоичном коде которые могут принимать обобщенные функции Хаара при данном Р, причем номера  чеек узла 35 пам ти совпадают с номерами занесенных в них значений амплитуд fдл  Р 3 в  чейку с адресом 00 - W, в  чейку с адресом 01 - W, в  чейку с адресом 10 - W2). На вход 31 подаетс  значение модул  L . В основной блок 2 пам ти занос тс  ординаты реализации исследуемого процесса, причем адреса  чеек совпадают с номерами занесенных в них ординат реализации . Дл  по снени  работы устройства рассмотрим случай, когда Р 3--и m 2. Граф-схема дл  этого случа  приведена на фиг. 3. В исходном состо нии все счетчики устройства установлены в нуль. Тактовые импульсы со входа 20 поступают через первый элемент И 5 на выход 19 счетчика 21 по модулю Р блока 1 управлени . При этом на входе 18 выбора операции основного блока 2 пак ти присутствует логическа  единица, что соответствует операции Чтение, а на выходе выбора опера9 420368

ции дополнительного блока Э пам ти логический, ноль, что соответствует операции Запись. На первом шаге вычислени  коэффициентов обобщенных

функций Хаара модуль Q Р 3° 1/

рУЧ--) Q

Claims (2)

1. модуль S J 9, модуль R , QxP 1-3 3. При поступлении первых Prl тактовь1х х импульсов на информационном выходе счетчика 21 по модулю Р формируетс  цифрова  последовательность вида 00, 01, 10, котора  подаетс  на один из входов узла 2k умножени  на модуль Q, на второй вход которой в этот момент с выхода узла 28 подаетс .в двоичном коде значени  модул  Q 01. Тогда в результате перемножени  этих значений на выходе 10 блока управлени  формируетс  цифрова  последовательность вида00, 01, 10 и происходит выборка значений ординат реализации из 0-й, 1-й и 2-й  чеек основного блока пам ти, которые последовательно перемножаютс  в узле Зб умножени  комплексных чисел с нулевой строкой  дра обобщенных функций Хаара, значени  которой выбаратывает блок 9 формировани   дра обобщенных функций Хаара, и результаты перемножени  суммируютс  в сумматоре 37. В это же врем  значени  ординат О,и, 1-й и 2-й  чеек основного блока 2 пам ти записываютс  соответственно в 0,1 и 2-ю  чейки пам ти дополнительного блока 3 пам ти, адреса выборки KOJOрых вырабатывает счетчик 8 адреса.Следующий Р-ый импульс устанавливает счетчик 21 по модулюР в ноль,а сигнал переполнени  с его хода перебрасывает триггер 22 в противоположное состо ние, в результате чего на выходе выбора операции основного блока 2 пам ти устанавливаетс  уровень записи, а на входе выбора операции дополнительного блока 3 пам ти устанавливаетс  уровень чтени . В этот момент времени на выходе 10 блока 1 управлени  сформирован адрес выборки 00 и по сигналу выборки, который поступает на вход разрешени  выборки основного блока 2пам ти, происходит запись результатов перемножени  и суммировани  в  чейку с адресом 00, а из  чейки с адресом 00 дополнительного блока 3пам ти происходит считывание ординаты Xjj. При поступлении следующих Р-1 тактовых импульсов счетчик 8 адреса вырабатывает адреса 01 и 10 и происходит операци  чтени  ординат Х и /2 из 1-й и 2-й  чеек дополнительного блока 3 пам ти. Одновременн происходит перемножение этих ординат ( Хр, Х , Х)с 1-й строкой  дра обобщенных- функций Хаара, которую сформировал блок 9 формировани   дра, так как импульс переполнени  с выход счетчика 8 адреса записал в счетчик 32 весовых коэффициентов единицу. При этом тактовые импульсы со входа 20. на выход 19 счетчика 21 по модулю Р не проход т, так как на втором входе схемы совпадени  присутствует высокий уровень, сформированный триг гером 22, который дает запрет на про хождение импульсов. При поступлении следующего тактового импульса на вход 20 устройства счетчик 8 адреса устанавливаетс  в ноль и сигнал переполнени  с его выхода поступает на счетный вход счетчика 21 по модулю Р и записывает в него единицу и одно временно этот сигнал, поступающий на вход разрешени  выборки основного блока 2 пам ти, записывает результат перемножени  ординат Х, Х, Х на 1-ю строку  дра обобщенных функций Хаара и суммировани  в 1-ю  чейку основного блока 2 пам ти. Аналогично происходит перемножение ординат Х, X., Х на 2-ю.строку  дра обобщенных функций Хаара, их суммирование и запись во вторую  чейку ос новного блока 2 пам ти. При этом импульс переполнени  с выхода счетчика 8 адреса поступает на вход счет чика 21 по модулю Р, в котором ранее было записано двоичное число 10 и устанавливает его в, нулевое состо ние . Импульс переполнени  счетчика 21 по модулю Р, в свою очередь перебрасывает триггер 22 в противоположное состо ние и записывает в счетчик по модулю S единицу, в результате чего аналогичным образом происходит перемножение ординат X Х,- на  дро обобщенных функций Хаара, суммирование их и занесение результатов вычислений соответствен но в 3-ю, 4-ю и 5-ю  чейки основного блока 2 пам ти. Аналогично производ тс  операции и дл  ординат Xg, Х Хд, после чего оканчиваетс  первый шаг преобразовани , по окончании которого счетчик 23 по модулю S вырабатывает сигнал переполнени , который поступает на узел 27 и на . 610 вход узла 28, в результате чего мо0 . Р, о становитс  равным с- S-Q- 3 31 модуль При этом модуль R QP ЗЗ 9. Последующа  работа вычислител  на 2-м шаге преобразовани  происходит аналогичным образом. Предлагаемое устройство позвол ет значительно повысить быстродействие вычислени  коэффициентов обобщенных функций Хаара. При р « 3 и m 5 выигрыш в быстродействии соста ) Формула изобретени  Устройство дл  вычислени  коэффициентов обобщенных функций Хаара, содержащее блок управлени , отличающеес  тем, что, с целью расширени  функциональных возможностей за счет вычислени  обобщен ных функций Хаара с интервалом задани  аргумента (О, Р) , где Р - простое число, в него введены основной и дополнительный блоки пам ти, арифметический блок, два элемента И, элемент задержки, адресный счетчик и блок формировани -  дра обобщенных функций Хаара, содержащий счетчик весовых коэффициентов, узел умножени , узел преобразовани  двоичного кода и код по модулю Р, узел пам ти, причем выход счетчика весовых коэффициентов подключен к первому входу узла умножени , выход которого соединен с первым входом узла преобразозани  двоичного кода в . код по модулю Р, выход которого подключен к входу узла пам ти, выход которого соединен с первым входом арифметического блока, выход которого подключен к первому входу основного блока пам ти, выход которого объединен с выходом дополнительного блока пам ти и соединен с вторым входом арифметического блока и первым входом дополнительного блока Пс1м ти, второй вход которого объединен с вторым входом узла умножени  блока формировани - дра обобщенных функций Хаара и подключен к первому выходу адресного счетчика, первый вход которых объединен с третьим входом дополнительного блока пам ти и первого элемента И и  вл етс  тактовым входом устройства, второй вход адресного счетчика объединен с выходом второго элемента И и подключен к второму входу основного блока пам ти, входу элемента задержки и первому входу счетчика весовых коэффициентов блока формировани   дра обобщенных функций Хаара, приче блок управлени , содержащий счетчик по модулю Р, триггер, счетчик по модулю S, узел делени , узел возведени  в степень, три узла умножени  и сумматор, при этом первый вход счетчика по модулю Р объединен с первым входом второго элемента И и соединен с выходом элемента задержки и выходом первого элемента И первый выход счетчика по модулю Р подключен к входу триггера, инверсный выход которого соединен с третьи входом основного блока пам ти и первым входом счетчика по модулю S, пер вый выход которого подключен к первому входу узла делени  и первому входу узла возведени  в степень, выход которого подключен к первому входу первого узла умножени , втором входу узла делени  и первому входу второго узла умножени , выход которо го соединен с первым входом третьего узла умножени , выход которого подключен к первому входу cy 4 aтopa выход которого соединен с четвертым входом основного блока пам ти, вто6 рой выход счетчика по модулю Р соединен с вторым входом первого узлэ умножени , выход которого соединен с вторым входом сумматора, второй выход счетчика по модулю S соединен с вторым входом третьего узла умножени  , выход узла делени  соединен с вторым входом счетчика по модулю S, пр мой выход триггера подключен к вторым входам первого .и второго элементов И и четвертому входу дополнительного блока пам ти, при этом второй вход счетчика по модулю Р, второй вход узла возведени  в степень, второй вход второго узла умножени  блока управлени , второй вход счетчика весовых коэффициентов, второй вход узла преобразовани  двоичного кода в код по модулю Р. блока формировани   дра обобщенных функций Хаара и второй вход адресного счетчика образуют группу входов устройства , а третий вход узла делени  блока управлени   вл етс  входом устройства . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР tf I 8k523, кл. G Об F 15/34, 1975.
2. 2.Авторское свидетельство СССР № 579623, кл. G Об F 15/3, 1977 (прототип).

   ,/

   We X, Xi)/)f5 ,)()(t Л, Jf,J (, Гг){(ДГ, ,,/Jf, Xr Xt} ,

   (X,X,}(f)- Wt{Xj X)(W,) ,

   ., ,Xt ,W,Xt , I шаг

   M,

   MI

   H, Нз Siuatw

   M,M , H, Mf

   Фиг:2