SU1732354A1 - Устройство дл обработки видеоинформации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например изображений . Цель изобретени  - расширение функциональных возможностей за счет определени  значени  элемента вектора с заданным произвольным рангом. Поставленна  цель достигаетс  тем, что устройство содержит N умножителей, где N - размерность входного вектора, N сдвигающих регистров, входной мультиплексор, блок посто нной пам ти, N групп элементов И, N элементов ИЛИ, блок суммировани , элемент НЕ, выходной мультиплексор, первый и второй счетчики, дешифратор, регистр ранга,узел сравнени , вспомогательный регистр, группу элементов ИЛИ, два элемента И, элемент ИЛИ-НЕ, блок синхронизации, блок обнулени  счетчиков, триггер, три элемента И и элемент ИЛИ. Определение значени  элемента входного вектора с заданным рангом выполн етс  поразр дно за Q-1 циклов вычислени . 1 з.п.ф-лы, 5 ил., 1 табл. (Л С

Description

Изобретение относитс  к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например изображений .

Известно устройство параллельной обработки видеоинформации, выполн ющее операцию цифровой двумерной свертки, и содержащее ЗУ входного изображени , ЗУ весовых коэффициентов, блок считывани  входного изображени , блок считывани  весовых коэффициентов, группу умножителей, древовидную сеть сумматоров, мультиплексор , сдвиговый регистр, блок управлени , состо щий из генератора опорных сигналов и схемы выделени  синхросигналов.

Недостатком данного устройства  вл етс  низкое быстродействие, св занное с тем, что распараллеливание обработки локальных фрагментов изображени  осуществл етс  только по строкам.

Известно устройство параллельной обработки видеоинформации, выполн ющее операции цифровой двумерной свертки и скольз щей эквализации гистограмм, содержащее два мультиплексора, коммутатор, стековое ЗУ, ЗУ весовых коэффициентов, группу умножителей, группу арифметических устройств, регистр, блок управлени .

Недостатком известного устройства  вл етс  низкое быстродействие, св занное с тем, что распараллеливание обработки лоVJ

со ю со

СЛ 4

калыных фрагментов изображени  осущест- вл етс  только по строкам.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому  вл етс  устройство дл  параллельной обработки видеоинформации , содержащее N умножителей (где N размерность векторов А и В, А {At, A2

AN}, В { 81, 62,..., Вы}), N мультиплексоров, мультиплексор выбора элемента вектора А, ПЗУ, N групп элементов И, кажда  из которых содержит (2Q+1) элементов И (где Q - разр дность информационных входов умножителей ), N элементов ИЛИ, N-1 сумматоров , соединенных в виде древовидной сети, инвертор, первый информационный вход I- го умножител  (i 1,N) соединен с входом загрузки элемента AI вектора А, вторые информационные входы умножителей соединены с выходами соответствующих мультиплексоров, первый информационный вход i-ro мультиплексора соединен с входом загрузки элемента Bj вектора В, вторые информационные входы мультиплексоров объединены и соединены с выходом ПЗУ, адресный вход ПЗУ соединен с выходом мультиплексора выбора обрабатываемого элемента, а информационные входы этого мультиплексора соединены с соответствующими входами загрузки элементов AI, q-й разр д (q 1,2Q) выхода i-ro умножител  (i i,N) соединен с первым входом q-ro элемента И i-й группы, кроме того, 20-й разр д выхода 1-го умножител  соединен с первым входом (2Q+1}-ro элемента И i-й группы , выходы первого и (2Q+1)-ro элементов И каждой из N групп элементов И соединены с первым и вторым входами соответствующего элемента ИЛИ, вход задани  операции устройства соединен с входом инвертора, управл ющими входами мультиплексоров и вторыми входами q-x (q 1, 2Q) элементов И всех групп, выход инвертора соединен с вторыми входами (2Q+1)-x элементов И, входы сумматоров первой ступени древовидной сети соединены с выходами соответствующих двух элементов ИЛИ и выходами соответствующих двух групп q-x элементов И (q 2, 2Q), причем выходы элементов ИЛИ  вл ютс  младшими разр дами входов сумматоров , а выходы элементов И - соответствующими старшими разр дами входов сумматоров, входы сумматоров последующих ступеней древовидной сети соединены с выходами двух сумматоров предыдущей ступени, выход сумматора последней ступени древовидной сети  вл етс  выходом устройства , первые входы синхронизации умножителей объединены и соединены с первым входом синхронизации устройства.

вторые входы синхронизации умножителей объединены и соединены с вторым входом синхронизации устройства.

Недостатком данного устройства  вл етс  то, что оно выполн ет только линейные операции цифровой обработки сигналов, сводимые к скал рному произведению двух векторов, и операции, основанные на определении jpjnra произвольного эле0 мента A (i 1,N) среди элементов изображени , представленных в виде вектора А (Aii A2,..., AN), при этом под рангом понимаетс  номер, который данный элемент AJ занимает в р ду расположенных по возра5 станию элементов вектора А. Данное устройство не позвол ет выполн ть операции, основанные на определении значени  элемента изображени , который имеет заданный ранг среди элементов вектора А, т.е.

0 такие распространенные операции обработки изображений, как рангова  и медианна  фильтраци . Это значительно ограничивает возможности использовани  устройства в составе вычислительных комп5 лексов обработки изображений.

Цель изобретени  - расширение функциональных возможностей путем определени  значени  элемента вектора с заданным произвольным рангом.

0 Поставленна  цель достигаетс  тем, что в устройство, содержащее N умножителей, где N - размерность обрабатываемого вектора элементов изображени , N групп элементов И, N элементов ИЛИ, входной

5 мультиплексор, блок суммировани , блок посто нной пам ти и элемент НЕ, причем

i-й вход (1 1N) элементов изображени 

устройства подключен к первому информационному входу 1-го умножител , выходы с

0 первого по (20-1)-й i-ro умножител , где Q - разр дность элементов изображени , подключены соответственно к первым входам элементов И с первого по (20-1)-й i-й группы , 20-й выход i-ro умножител  подключен

5 к первым входам 2Q-ro и (2Q+1)-ro элементов И i-й группы, выходы первого и (2Q+1)-ro элементов И i-й группы подключены соответственно к первому и второму входам i-ro элемента ИЛИ, выходы элементов И с вто0 рого по 20-й каждой группы и выходы элементов ИЛИ с первого по N-й подключены соответственно к информационным входам блока суммировани , первый вход задани  операции устройства подключен к вторым

5 входам элементов И с первого по 20-й всех групп и к входу элемента НЕ, выход которого подключен к вторым входам (2Q+l)-x элементов И всех групп, выход входного мультиплексора подключен к адресному входу блока посто нной пам ти, введены N

17

сдвигающих регистров, выходной мультиплексор , первый и второй счетчики, блок синхронизации, дешифратор, регистр ранга , узел сравнени , вспомогательный регистр , блок обнулени  счетчика, группа элементов ИЛИ, первый и второй элементы И и элемент ИЛ И-НЕ, причем информационный вход устройства подключен к первому информационному входу входного мультиплексора и к информационному входу регистра ранга, выход которого подключен к первому информационному входу узла сравнени , выход которого подключен к первым входам первого и второго элементов И, выходы которых подключены соответственно к входу синхронизации и счетному входу первого счетчика , информационный выход которого подключен соответственно к первым входам элементов ИЛИ группы и к первому информационному входу выходного мультиплексора , выход которого подключен к информационному выходу устройства, выход блока посто нной пам ти подключен к первым информационным входам сдвигающих регистров с первого по N-й, информационные выходы которых подключены соответственно к вторым информационным входам умножителей с первого по N-й, первый вход задани  операции устройства подключен к первому входу режима блока синхронизации , первый и второй выходы которого подключены соответственно к счетному входу второго счетчика и входу синхронизации вспомогательного регистра, пр мой и инверсный выходы которого подключены соответственно к информационному входу первого счетчика и второму информационному входу входного мультиплексора, второй вход задани  операции устройства подключен к управл ющим входам входного и выходного мультиплексоров и второму входу режима блока синхронизации, третий и четвертый выходы которого подключены соответственно к входам синхронизации сдвигающих регистров и первым входам синхронизации умножителей, вход признака синхронизации весовых коэффициентов устройства подключен к входам сдвига сдвигающих регистров, вход весовых коэффициентов устройства подключен к второму информационному входу первого сдвигающего регистра, выход переноса j-ro сдвигающего регистра 0 1N-1) подключен к

второму информационному входу (j+1)-ro сдвигающего регистра, вход синхронизации и вход запуска устройства подключены соответственно к третьему и четвертому входам режима блока синхронизации, п тый выход которого подключен к вторым входам синхронизации умножителей с пер1732354

вого по N-й и к входу синхронизации б .ка обнулени  счетчика, вход начальной установки устройства подключен к входам начальной установки блока обнулени 

счетчика, блока синхронизации, к входу синхронизации регистра ранга и входу установки в О второго счетчика, информационный выход которого подключен к входу дешифратора , к-й, (к 1, ,,., Q-2), выход которого

0 подключен к второму входу соответствующего элемента ИЛИ группы, выходы которых подключены к информационным входам вспомогательного регистра, (СМ)-й выход дешифратора подключен к первому

5 управл ющему входу блока обнулени  счетчика , к первому входу элемента ИЛИ-НЕ и второму входу первого элемента И, Q-й выход дешифратора подключен к второму управл ющему входу блока обнулени 

0 счетчика и второму входу элемента ИЛИ- НЕ, выход которого подключен к второму входу второго элемента И, выход блока суммировани  подключен к второму информационному входу выходного мультиплексора

5 и второму информационному входу узла сравнени , шестой выход блока синхронизации подключен к третьим входам первого и второго элементов И и к третьему и четвер- томууправл ющим входам блока обнулени 

0 счетчика, первый и второй выходы которого подключены соответственно к входу установки в О первого счетчика и выходу признака готовности устройства.

Блок обнулени  счетчика может содер5 жать три элемента И, элемент ИЛИ и триггер , причем первый, второй, третий, четвертый управл ющие входы блока, вход синхронизации и вход начальной установки блока подключены соответственно к перво0 му входу первого элемента И, к первому входу второго элемента И, к второму входу первого элемента И, к первому входу третьего элемента И и к первому входу элемента ИЛИ, выход которого подключен к первому

5 выходу блока, выходы первого и второго элементов И подключены соответственно к входу установки в единицу и входу установки в 0 триггера, выход которого подключен к второму выходу блока и второму входу

0 третьего элемента И, выход которого подключен к второму входу элемента ИЛИ.

На фиг. 1 -2 изображена структурна  схема устройства; на фиг. 3-5 - временные диаграммы сигналов на выходах блока синхронизации

5 при выполнении операций свертки, определени  ранга заданного элемента изображени  и определени  элемента изображени  с заданным рангом соответственно.

Устройство дл  обработки видеоинформации (фиг. 1 и 2) содержит N умножителей

1 (где N - размерность обрабатываемого вектора элементов изображени ), N сдвигающих регистров 2, входной мультиплексор 3, блок 4 посто нной пам ти, N групп элементов И, кажда  из которых содержит 2Q элементов И 5 и элемент И б, где Q - разр дность информационных входов умножителей 1, N элементов ИЛИ 7, блок 8 суммировани , элемент НЕ 9, выходной мультиплексор 10, счетчики 11 и 12, дешифратор 13, регистр 14 ранга, узел 15 сравнени , вспомогательный регистр 16, группу 17 элементов ИЛИ, элементы И 18 и 19, элемент ИЛИ-НЕ 20, блок 21 синхронизации, блок 22 обнулени  счетчиков, триггер 23, элементы И 24-26, элемент ИЛИ 27, i-й (i

1 N) вход 28i элементов изображени 

устройства, информационный вход 29 устройства , вход 30 весовых коэффициентов устройства, входы 31 и 32 задани  операции устройства, вход 33 признака синхронизации весовых коэффициентов устройства, вход 34 начальной установки устройства, вход 35 запуска устройства, вход 36 синхронизации устройства, информационный выход 37 устройства, выход 38 признака готовности результата, выходы 39-44 блока синхронизации, первый 45, второй 46, третий 47 и четвертый 48 управл ющие входы блока обнулени  счетчика, вход 49 начальной установки блока обнулени  счетчика, вход 50 синхронизации блока обнулени  счетчика, первый 51 и второй 52 выходы блока обнулени  счетчика.

Устройство дл  обработки видеоинформации работает в соответствии с сигналами на входах 31 и 32 задани  операции устройства (таблица) следующим образом.

При выполнении операции свертки, например двумерной свертки, в устройстве вычисл етс  скал рное произведение двух векторов

М

R|j 2 S Di-m,j-rWr,f

N

2 Aij.n-Vn

n l

где Vn и Aj.j.n - весовые коэффициенты двумерного  дра свертки и элементы соответствующего фрагмента изображени , упор доченные, например, по строкам, т.е.

М-(2М + 1) (2F + 1).

Aij.n Di-mj-f, Vn Wmf,

n(m + M) (2F + 1) + (f + F + 1), m - -M,M, f -F, F.

Весовые коэффициенты свертки предварительно загружаютс  в сдвигающие регистры 2i.... При этом последовательный код элементов вектора весовых коэффициентов , начина , например, с N-ro элемента, подаетс  на вход 30 весовых коэффициентов устройства, а на вход 33 признака синхронизации весовых коэффициентов устройства подаетс  последовательность синхроимпульсов. После окончани  загрузки весовых коэффициентов устройство гото0 во. к выполнению операции свертки, при этом посредством сигналов на входах 31 и 32 задани  операции устройства разрешена передача сигналов с выходов умножителей 1 через элементы И 5 и ИЛИ 7 на входы

5 блока 8 суммировани , а сигналов с выхода блока 8 через выходной мультиплексор 10 на информационный выход 37 устройства.

Таким образом, в умножителе 1 выполн етс  операци  умножени  Aj,j.n Vn, значе0 ни  произведений транслируютс  через элементы И 5 и ИЛИ 7 на входы блока 8 суммировани , а с выхода блока 8 результат операции свертки передаетс  на информационный выход 37 устройства. Запись эле5 ментов векторов А и V во внутренние регистры входных данных умножителей 1 и запись результатов во внутренние регистры произведений умножителей производитс  соответственно по синхросигналам СИ4 и

0 СИ5, поступающим с выходов 42 и 43 блока 21 синхронизации устройства.

Временные диаграммы синхросигналов приведены на фиг. 3.

При выполнении операции определе5 ни  ранга элемента А среди элементов вектора А входной мультиплексор 3 сигналом на входе 32 задани  операции устройства установлен в режим трансл ции данных с информационного входа 29 устройства на

0 вход блока А посто нной пам ти, а выходной мультиплексор 10 установлен в режим трансл ции результата с выхода блока 8 - суммировани  на информационный выход 37 устройства. Сигналом на первом входе 31

5 задани  операции устройства передача информации через элементы И 5 запрещена, а сигнал с выхода элемента НЕ 9 разрешает передачу данных через элементы И 6. Значение заданного элемента А с информаци0 онного входа 29 устройства транслируетс  через мультиплексор 3 на адресный вход блока 4 посто нной пам ти, а данные с выхода блока посто нной пам ти занос тс  в регистры 2, с выходов которых данные по5 ступают на вторые информационные входы умножителей 1. Через соответствующие элементы И 6 и ИЛИ 7 осуществл етс  трансл ци  содержимого 20-х разр дов выходов умножителей 1 на младшие разр ды соответствующих входов блока 8 суммировани .

Операци  определени  ранга заданного элемента А вектора А в устройстве дл  обработки видеоинформации реализуетс  следующим образом. Определение ранга R элемента А вектора {Aj}, j 1,N, A Ј{Aj} выполн етс  посредством подсчета числа элементов, меньших или равных элементу А:

R

mo гд j1,ecnnAj A, m где о,еслиА1 А . 1

Дл  реализации выражени  (1) в предлагаемом устройстве операци  сравнени  выполн етс  в умножител х 1. С этой целью величина А замен етс  на такое значение К(А ), что дл  AJ А выполн етс  условие

AjK(A ) Р, а дл  AJ А - условие

AJ К(А ) Р.

Значение Р выбираетс  таким, чтобы результат сравнени  AJ и А определ лс  по старшему разр ду произведени  AJ К(А), т.е. по старшему разр ду выхода умножител  1. Преобразование К(А ) выполн етс  в блоке 4 посто нной пам ти: значение А , поступающее с информационного входа 29 устройства через мультиплексор 3 на адресный вход блока 4, определ ет  дрес  чейки блока 4, в которой записано значение К(А ). В блоке 4 хран тс  заранее вычисленные значени  К(А) дл  всех допустимых значений А . С выхода блока 4 величина К(А) поступает на информационные входы регистров 2, с выходов которых эта величина поступает на информационные входы умножителей 1 и умножаетс  на соответствующие элементы вектора А. Дл  элементов вектора А, больших элемента Аг, старший (20-й) разр д выхода соответствующего умножител  1 равен единице, а дл  элементов вектора, меньших А , старший (20,-й) разр д выхода соответствующего умножител  1 равен нулю. Так как передача данных через элементы И 5 запрещена , то блоком 8 суммируетс  содержимое только старших (2Q-x) разр дов выходов умножителей 1. Данные на информационном выходе 37 устройства определ т число С элементов, больших элемента А ,

C N-R.

Дл  определени  истинного значени  ранга R элемента А в устройстве, внешнем по отношению к рассматриваемому устройству , производитс  операци  нормировани 

R N - С.

В случае использовани  в устройсгве дл  обработки видеоинформации инверсного представлени  элементов вектора А (инверси  элементов вектора А может

выполн тьс  посредством устройства, вход щего в состав вычислительного комплекса обработки изображений и  вл ющегос  внешним по отношению к устройству дл  обработки видеоинформации) пераци 

сравнени  реализуетс  следующим образом .

Значени  К(А) подбираютс  так, что дл  AJ А, т.е. дл  AJ А , выполн етс  условие AJ К(А ) Р,

а дл  Aj A., выполн етс  условие AJ К(А ) Р.

При использовании инверсного представлени  элементов вектора А дл  элементов AJ А старшие разр ды выходов

умножителей 1 равны единице, а дл  элементов AJ А - старшие разр ды выходов умножителей 1 равны нулю. Посредством блока 8 осуществл етс  суммирование значений старших разр дов выходов умножителей 1, т.е. определение числа единичных значений этих разр дов, что эквивалентно определению ранга R элемента А . Дл  выполнени  операции скольз щей эквализа- ции гистограммы (СЭГ), широко

используемой в цифровой обработке изображений , во внешнем устройстве выполн етс  нормирование значени  R

п 0Макс о

где D - элемент изображени  - результат операции СЭГ;

Омакс- допустимое максимальное значение D.

Синхронизаци  работы устройства при выполнении операции определени  ранга заданного элемента А . т.е. синхронизаци  записи данных в регистры 2, записи данных и записи произведений во внутренние регистры умножителей 1 осуществл етс  по переднему фронту синхросигналов СИЗ, СИ4 и СИ5, формируемых на выходах 41-43 блока 21 синхронизации в соответствии с временными диаграммами (фиг. 5).

Операци  определени  значени  элемента с заданным произвольным рангом выполн етс  следующим образом. Если ранг некоторого элемента D меньше ранга неизвестного элемента X. то . Следовательно , можно записать

N если | 2 Aj 2s ni RxToX 2s 1,

т.е. в случае, если элемент X представлен S-разр дным двоичным кодом, значение

старшего двоичного разр да X равно единице . Продолжа  подобные действи , получим X : - 0;

дл  К 1, Sцикл:

если { | Aj(X + 2s-k) (2)

то конец;

S-K.

N

если { % Aj2ЈX } lb

(3)

то

Х: Х + 1;

S-кратное выполнение процедуры в цикле (2) обеспечивает формирование S- разр дной величины х , котора  меньше значени  элемента X с заданным рангом Rx не более чем на единицу младшего разр да, т.е. на 1. Правильное значение элементах формируетс  в корректирующем операторе (3), который не выполн етс  только в том случае, если искомый элемент X равен нулю.

Таким образом, (S + 1)-кратное выполнение процедуры

если

{-il ТоХ: + Х + 2р,

S-k

где Z X+ 2

P S-k на k-M(,S). шаге

/Z-X )

на (S+ 1)-м шаге обеспечивает вычисление элемента с заданным произвольным рангом.

Реализаци  вышеприведенного алгоритма в предлагаемом устройстве при использовании Q-разр дных умножителей позвол ет выполн ть данную операцию дл  (О2)-разр дных элементов изображени  и, следовательно, S Q - 2. Величины AJ и Z представлены в инверсном коде, при этом инверсный код элементов AJ может формироватьс , например, с помощью мик- роЭВМ, вход щей в состав вычислительного комплекса обработки изображений, а инверсный код величины Z снимаетс  с инверсных выходов вспомогательного регистра 16.

Перед началом операции определени  элемента с заданным рангом на вход 34 начальной установки устройства подаетс  импульс, по которому в регистр 14 ранга заноситс  заданное значение ранга с информационного входа 29 устройства, а счетчики 11 и 12 (через элемент ИЛИ 27) перевод тс  в исходное состо ние О. Этому состо нию счетчика 12 соответствует активный единичный сигнал на Q-м выходе дешифратора 13. При этом также приводитс  в исходное состо ние блок 21 синхронизации .

Вычисление результатов может выполн тьс  в устройстве под управлением шести

синхроимпульсов (СИ1 ... СИ6) (фиг, 5), формируемых в блоке 21 синхронизации.

По переднему фронту СИ1 (выход 39 блока 21) происходит увеличение содержимого счетчика 12 - в первом цикле вычислени  счетчик переходит из состо ни  О в состо ние 1. Состо ние счетчика деформируетс  дешифратором 13, активный выход которого маскирует единичным сигналом на соответствующем элементе

ИЛИ группы 17 элементов ИЛИ очередной, начина  со старшего, т.е. (Q - 2)-го, разр д содержимого счетчика 11, тегл самым реализу  операцию X + , К 1, S, S Q-2. По переднему фронту СИ2 (выход 40 блока 21)

число X + 2 2 заноситс  во вспомогательный регистр 16, а по переднему фронту СИЗ (выход 41 блока 21)инверсный код значени  X + 2 2 заноситс  в регистры 2. Синхросигналы СИ4 и СИ5 соответственно с выходов 42 и 43 блока 21 управл ют приемом сомножителей и произведений во внутренние регистры умножителей 1, при этом значени  старших разр дов сформированных произведений суммируютс  с помощью

блока 8 суммировани  и на второй вход узла 15 сравнени  поступает число

N

35

В Aj(X + 2Q-K-2)

Так как с выхода регистра 14 на первый вход узла 15 сравнени  поступает значени  RX, в случае В RX на выходе Больше узла

15 сравнени  формируетс  сигнал 1, который поступает на вход элемента И 19 и по переднему фронту СИ6 (выход 44 блока 21) обеспечивает прием в счетчик 11 числа из вспомогательного регистра 16 (микрооперац и  X : X + при активных выходах 1 ... Q-2 дешифратора). Таким образом происходит вычисление Q-2 двоичных разр дов при состо ни х счетчика 12 1 ... Q-2.

В (Q-1)-M цикле вычислени  значени 

элемента с заданным произвольным рангом выполн етс  коррекци  результата в счетчике 11.

При этом сигнал 1 с активного (СМ)-го выхода дешифратора поступает на вход элемента И 18, на другие входы которого поступает сигнал Больше с выхода узла 15 сравнени  и СИ6. Если дл  Х-содержимого счетчика 11, сформированного за предыдущие Q-2 тактов, выполн етс  неравенство

{Ј

то по СИ6 формируетс  импульс на счетном входе счетчика 11, по переднему фронту которого последний переключитс . Таким образом , в счетчике 11 формируетс  значение элемента с заданным рангом, которое через мультиплексор 10 поступает на выход 37 устройства.

Одновременно с этим формируетс  сигнал 1 на выходе элемента И 24, который переключает в состо ние 1 триггер 23. Сигнал 1 с выхода которого 23 поступает на второй выход 52 блока обнулени  счетчика и далее на выход 38 признака готовности устройства. Прин в этот сигнал, внешнее устройство может выполнить прием очередного результата с информационного выхода 37 устройства в течение большей части очередного Q-ro цикла работы устройства (счетчик 12 в состо нии О, в дешифраторе 13 активен выход Q)-. Синхроимпульс СИ5 этого цикла с выхода 43 блока 21 поступает на вход 50 блока 22, проходит через элементы И 26 и ИЛИ 27 и переводит счетчик 11 в состо ние О. Таким образом, результат операции удерживаетс  на информационном выходе 37 устройства от СИ6 (Q-1)-ro цикла до СИ 5 Q-ro цикла. По СИ6 в Q-м цикле на выходе элемента И 25 формируетс  сигнал 1, который переводит триггер 23 в состо ние О.

По следующему за этим синхросигналу СИ1 начинаетс  очередна  последовательность из Q циклов синхроимпульсов, в течение которой определ етс  очередной результат - дл  нового входного вектора элементов изображени , поступающих на входы 28i ... 28м устройства.

Дл  остановки процесса вычислени  элемента с заданным рангом превращаетс  подача импульсов на вход 36 синхронизации устройства в течение Q-ro цикла, а затем после приема с информационного выхода 37 устройства последнего результата во внешнее устройство подаетс  сигнал 1 на вход 34 начальной установки устройства . При этом в регистр 14 ранга может быть занесено новое значение ранга с информационного входа 29 устройства и вычислени  могут быть продолжены дл  нового значени  ранга.

Claims (2)

1. Формула изобретени  1. Устройство дл  обработки видеоинформации , содержащее N умножителей, где N - размерность обрабатываемого вектора элементов изображени , N групп элементов И, N элементов ИЛИ, входной мультиплексор , блок суммировани , блок посго н. эй пам ти и элемент НЕ, причем i-й вход (, .... N) элементов изображени  устройства подключен к первому информационному

   входу 1-го умножител , выходы с первого по (20-1)-й i-ro умножител , где Q - разр дность элементов изображени , подключены соответственно к первым входам элементов И с первого по (20-1)-й i-й группы, 2Q-U

   0 выход 1-го умножител  подключен к первым входам 2Q-ro и (2Q+1)-ro элементов И 1-й группы, выходы первого и (2Q+1)-ro элементов И i-й группы подключены соответственно к первому и второму входам i-ro элемента

   5 ИЛИ, выходы элементов И с второго по 20-й каждой группы и выходы элементов ИЛИ с первого по N-й подключены соответственно к информационным входам блока суммировани , первый вход задани  операции уст0 ройства подключен к вторым входам элементов И с первого по 2О-й всех групп и к входу элемента НЕ, выход которого подключен к вторым входам (2Q+1)-x элементов И всех групп, выход входного мультиплексо5 ра подключен к адресному входу блока посто нной пам ти, отличающеес  тем, что, с целью расширени  функциональных возможностей путем определени  значени  элемента вектора с заданным произволь0 ным рангом, оно содержит N сдвигающих регистров, выходной мультиплексор, первый и второй счетчики, блок синхронизации, дешифратор, регистр ранга, узел сравнени , вспомогательный регистр, блок обнуле5 ни  счетчика, группу элементов ИЛИ, первый и второй элементы И и элемент ИЛИ-НЕ, причем информационный вход устройства подключен к первому информационному входу входного мультиплексора и к

   0 информационному входу регистра ранга, выход которого подключен к первому информационному входу узла сравнени , выход которого подключен к первым входам первого и второго элементов И, выходы ко5 торых подключены соответственно к входу синхронизации и к счетному входу первого счетчика, информационный выход которого подключен соответственно к первым входам элементов ИЛИ группы и к первому

   0 информационному входу выходного мультиплексора , выход которого подключен к информационному выходу устройства, выход блока посто нной пам ти подключен к первым информационным входам сдвигающих

   5 регистров с первого по N-й, информационные выходы которых подключены соответственно к вторым информационным входам умножителей с первого по N-й, перый вход задани  операции устройства подключен к первому входу режима блока синхронизации , первый и второй выходы которого подключены соответственно к счетному входу второго счетчика и к тактовому входу вспомогательного регистра, пр мой и инверсный выходы которого подключены соответственно к информационному входу первого счетчика и к второму информационному входу входного мультиплексора, второй вход задани  операции устройства подключен к управл ющим входам входного и выходного мультиплексоров и к второму входу режима блока синхронизации, третий и четвертый выходы которого подключены соответственно к входам синхронизации сдвигающих регистров и к первым входам синхронизации умножителей, вход признака синхронизации весовых коэффициентов устройства подключен к входам сдвига сдвигающих регистров, вход весовых коэффициентов устройства подключен к второму информационному входу первого сдвигающего регистра, выход переноса j-ro сдвигающего регистра 0 1 N-1) подключен к

   второму информационному входу С+1) го сдвигающего регистра, вход синхронизации и вход запуска устройства подключены соответственно к третьему и четвертому входам режима блока синхронизации, п тый выход которого подключен к вторым входам синхронизации умножителей с первого по N-й и к входу синхронизации блока обнулени  счетчика, вход начальной установки устройства подключен к входам начальной установки блока обнулени  счетчика, блока синхронизации, а тактовому входу регистра ранга и к входу установки в О второго счетчика , информационный выход которого подключен к входу дешифратора, к-е выходы

   которого (к 1Q-2) подключены к вторым

   входам соответствующих элементов ИЛИ группы, выходы которых подключены к информационным входам вспомогательного регистра , (СМ)-й выход дешифратора подключен к первому управл ющему входу блока обнулени  счетчика, к первому входу элемента ИЛИ-НЕ и к второму входу первого элемента И, Q-й выход дешифратора подключен к второму управл ющему входу блока обнулени  счетчика и к второму входу элемента ИЛИ-НЕ, выход которого подключен к второму входу второго элемента И, выход блока суммировани  подключен к второму информационному входу выходного мультиплексора и к второму информационному входу узла сравнени , шестой выход блока синхронизации подключен к третьим входам первого и второго элементов Пик третьему и четвертому управл ющим входам блока обнулени  счетчика, первый и второй выходы которого подключены соответственно к

   входу установки в О первого счетчика и к выходу признака готовности устройства.
2. 2. Устройство поп. 1,отличающее- с   тем, что блок обнулени  счетчика содержит три элемента И, элемент ИЛ И и триггер,

   причем первый, второй, третий, четвертый управл ющие входы блока, вход синхронизации и вход начальной установки блока подключены соответственно к первому входу первого элемента И, к первому входу

   второго элемента И, к второму входу второго элемента И, к второму входу первого элемента И, к первому входу третьего элемента И и к первому входу элемента ИЛИ. выход которого подключен к первому выходу блока , выходы первого и второго элементов И подключены соответственно к входу установки в 1 и к входу установки в О триггера , выход которого подключен к второму выходу блока и к второму входу третьего

   элемента И, выход которого подключен к второму входу элемента ИЛИ.

   17

   18

   132

   10

   37

   филЛ

   9иг.2

   /LJLJULJIJIJI-J

   t t t

   Сигнал на 36 синхро

   Сигнал на 39,40,44

   Сигнал на

   41(СИЗ)

   Сигнал на

   42(СИП)

   Сигнал на

   43(СИ5)

   Сигнал на входе 36 синхронизации

   Сигнал на выходе

   39(СЖ) Сигнал на выходе

   40(CiK)

   Сигнал.на выходе

   41(СИЗ) Сигнал на выходе

   42(C3I)

   Сигнал на выходе

   43(С И5)

   Сигнал на выходе

   44(С Ж)

   Номер активного вихода . Т

   Сигнал   вюсоце 3R

   t t t