SU1617439A1 - Устройство дл умножени чисел по модулю - Google Patents
Устройство дл умножени чисел по модулю Download PDFInfo
- Publication number
- SU1617439A1 SU1617439A1 SU884620131A SU4620131A SU1617439A1 SU 1617439 A1 SU1617439 A1 SU 1617439A1 SU 884620131 A SU884620131 A SU 884620131A SU 4620131 A SU4620131 A SU 4620131A SU 1617439 A1 SU1617439 A1 SU 1617439A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- group
- blocks
- modulo
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Целью изобретени вл етс упрощение устройства. Устройство дл умножени чисел по модулю содержит группу блоков 3 умножени на константу по модулю, дешифратор 4, группу блоков 5 элементов И и блок 6 элементов ИЛИ с соответствующими св з ми. 2 ил.
Description
I
€
(Л
4
00 (Г
fPu8.f
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов.
Цель изобретени - упрощение устройства
На о)иг.1 представлена схема уст- ; ойства дл ут-тожени чисел по мо- д/лю; на Лиг.2 - схема блока умножени на константу по модулю ( дл ы 5 константы, равной четырем).
Устройство (фиг.1) содержит входы первого 1, второго 2 сомножителей устройства, группу блоков 3 умножени на константу по модулю, дешифратор 4, группу блоков 5 элементов И, блок 6 элементов ИЛИ и выход 7 устройства .
БЛОК 3 умножени на константу по модулю содержит группу элементов ИЖ 8 и 8, выходы 9,- 9 разр дов выхода блока 3 умножени на константу по модулю, rpyrtny элементов И 10,- ., пр мые входы 11,- llj и инверсные входы 12,- 12j разр дов входа блока 3 умножени на константу по модулю.
Сущность изобретени состоит в следующем. Рассмотрим таблицу.
В табл.1 отражены результаты операции (mod 5), (где В - первый операнд; А - второй операнд).
Таблица 1
при А либо В, равном нулю, А Вк (mod 5) О, при В равном единице А«В (mod 5) А, следовательно, необходимо реализовать три строки при В 2,3,4. Это можно вьтолнить с .помощью трех блоков умножени на коне - танту по модулю. В габло 2,3 и 4 пред- ставлены результаты работы блоков умножени соответственно дл В 2, В 3, В 4 (А - результат).
Та блица 2
О 1
ТаблицаЗ
15
О
Та блицаА
25 В общем случае потребуетс (т-2) блока умножени на константу по модулю ,
Устройство работает следующим образом,
30 Первый сомножитель (В) с входа 1 поступает на вход дешифратора 4 При В О на выходах дешифратора 4, кроме младшего - нулевые значени . Следовательно, все блоки 5 элементов
И закрыты и на их выходах, а следовательно , и на выходе блока 6 элементов ИЛИ - нулевой результат умножени . При В э О открьшаетс соответствующий значению В блок 5 элеменР тов И. Второй сомножитель (А) посту, пает с входа устройства на входы блоков 3 умножени на константу по модулю и на второй вход первого бло-v ка 5 элементов И группы. В блоках 3
5 умножени формируютс соответствующие произведени А A.-k (k 2,... m-1) по модулю. Через открытьй блок 5 элементов И соответствующее произве дение А поступает на вход блока 6
Q элементов ИЛИ, с его выхода - на выход 7 устройства. При А О значение (см.табл.2-4) также равно нулю,
что приводит к формированию на выходе 7 нулевого произведени .
55
Формул
изобретен н
Устройство дл умножени чисел по модулю, содержащее дешифратор, груп-г5161
пу блоков элементов И и блок элемен- тов ИЛИ, причем вход первого сомно- жител устройства соединен с входом дешифратора, выходы, кроме младшего, которого соединены соответственно с первыми входами блоков элементов И группы, выходы которых соединены с соответствующими входами блока элементов ИЛИ, выход которого вл етс выходом устройства, отличающеес тем, что, с целью упрощени устройства, оно содержит
96
группу блоков умножени на константу по модулю, причем вход второго сомножител устройства соединен с вторым входом первого блока элементов И группы и входами блоков умножени на константу по модулю группы , выход k-ro (k 1,...,m-2, m - значение модул ) блока умножени на константу по модулю группы соединен с вторым входом (k+1)-ro блока ментов И группы.
Фи2.2
Claims (1)
- Формула изобретенияУстройство для умножения чисел по модулю, содержащее дешифратор, труп-?пу блоков элементов И и блок элементов ИЛИ, причем вход первого сомножителя устройства соединен с входом дешифратора, выходы, кроме младшего, которого соединены соответственно с первыми входами блоков элементов И группы, выходы которых соединены с соответствующими входами блока элементов ИЛИ, выход которого является выходом устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит группу блоков умножения на константу по модулю, причем вход второго сомножителя устройства'соединен с вторым входом первого блока элементов И группы и входами блоков ум· ножения на константу по модулю группы, выход k-го (к = 1,...,т-2, т значение модуля) блока умножения на константу по модулю группы соединен с вторым входом (к+1)-го блока элементов И группы.Фиг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884620131A SU1617439A1 (ru) | 1988-12-13 | 1988-12-13 | Устройство дл умножени чисел по модулю |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884620131A SU1617439A1 (ru) | 1988-12-13 | 1988-12-13 | Устройство дл умножени чисел по модулю |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1617439A1 true SU1617439A1 (ru) | 1990-12-30 |
Family
ID=21415094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884620131A SU1617439A1 (ru) | 1988-12-13 | 1988-12-13 | Устройство дл умножени чисел по модулю |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1617439A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2653263C1 (ru) * | 2017-07-24 | 2018-05-07 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Арифметико-логическое устройство для умножения чисел по модулю |
-
1988
- 1988-12-13 SU SU884620131A patent/SU1617439A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1187161, кп. G 7/49, 1984. г Авторское свидетельство СССР 1259255, кл. G 06 F 7/72, 198 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2653263C1 (ru) * | 2017-07-24 | 2018-05-07 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Арифметико-логическое устройство для умножения чисел по модулю |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0212571A3 (en) | Method and circuit for performing discrete transforms | |
SU1617439A1 (ru) | Устройство дл умножени чисел по модулю | |
JPS56111370A (en) | Memory device of facsimile | |
SU1667055A1 (ru) | Устройство дл умножени чисел по модулю | |
SU1177814A1 (ru) | Устройство дл контрол умножени чисел по модулю @ | |
JPS5518706A (en) | Parallel adder circuit | |
SU1361556A1 (ru) | Устройство дл контрол умножени по модулю три | |
SU1594523A1 (ru) | Параллельный сумматор | |
SU429431A1 (ru) | Интегрирующее устройство | |
SU1432503A2 (ru) | Сумматор по модулю три | |
SU1476469A1 (ru) | Устройство дл контрол остаточного кода по модулю три | |
SU1295382A1 (ru) | Логический модуль | |
SU864282A1 (ru) | Вычислительный модуль | |
SU1096641A2 (ru) | Устройство дл возведени чисел в квадрат по модулю @ | |
SU1091164A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
SU600554A1 (ru) | Матричное множительное устройство | |
JPS6450123A (en) | Adding device | |
SU1022184A1 (ru) | Устройство дл моделировани КПД механических передач | |
JPS5696328A (en) | Logical arithmetic operating device | |
SU1665372A1 (ru) | Парафазный одноразр дный комбинационный сумматор | |
JPS5713543A (en) | Data speed transducer | |
JPS6488831A (en) | Parallel data multiplying circuit with sign processing function | |
SU1101843A1 (ru) | Устройство дл перемножени | |
JPS54125378A (en) | Input-output unit for sequence controller | |
SU934480A1 (ru) | Устройство дл вычислени значени полинома |