SU1601774A1 - Устройство дл контрол псевдослучайной последовательности двоичных сигналов - Google Patents

Abstract

Изобретение относитс  к электросв зи и может быть использовано дл  контрол  формирователей псевдослучайной последовательности (ПСП) в системах передачи данных. Целью изобретени   вл етс  повышение точности и уменьшение времени контрол . Устройство дл  контрол  ПСП двоичных сигналов содержит D-триггеры 1, 2 и 4, элементы И 3 и 5, блок переключателей 6, дешифратор 7, переключатель 8 "Пуск", генератор 9 сигнала единичного уровн , регистр 10 сдвига, переключатели 11 и 12 и сумматоры 13 и 14 по модулю два. Регистр 10 и сумматоры 13 и 14, подключенные через переключатели 11 и 12, образуют узел проверки ПСП на соответствие закону формировани . При поступлении в регистр 10 комбинации, содержащей N единиц (где N-разр дность провер емой ПСП), на выходе дешифратора 7 формируетс  сигнал, в результате которого открываетс  элемент И 5, и сигналы ошибки (при их наличии) перевод т D-триггер 4 в состо ние "О". Сигналы с последнего D-триггера 4 отображают состо ние провер емой ПСП. Отсутствие ошибок к моменту конца счета, определ емого сигналом с выхода элемента И 3, характеризует отсутствие искажени  (соответствие правилу формировани ) ПСП, а наличие ошибок - несоответствие ПСП правилу ее построени . 2 ил.

Description

IJL

ш

Claims (1)

1. Формула изобретения

   Устройство для контроля псевдослучайной последовательности двоичных сигналов, содержащее последовательно соединенные регистр сдвига, блок переключателей, дешифратор, D.-триггер и первый элемент И, последовательно соединенные генератор сигнала единичного уровня и переключатель «Пуск», выход которого подсоединен к R-входу D-триггера, а также второй элемент И, выход генератора сигнала единичного уровня подсоединен к второму входу блока переключателей, причем информационный вход и тактовый вход регистра сдвига являются соответственно информационным входом и тактовым входом устройства, а блок переключателей содержит переключатели, первые входы, объединенные вторые входы и выходы которых являются соответственно первыми входами, вторым входом и выходами блока переключателей, отличающееся тем, что, с целью повышения точности и уменьшения времени контроля, введены последовательно соединенные первый дополнительный переключатель, первый и второй сумматоры по модулю два, последовательно соединенные первый и второй дополнительные D-триггеры, при этом S-вход, ί601774

   С-вход, прямой и инверсный выходы D-триггера подключены соответственно к выходам переключателя «Пуск» и дешифратора, D-входу первого дополнительного D-триггера и второму входу первого элемента И, прямой выход первого дополнительного D-триггера подсоединен к пер вому входу второго элемента И, второй вход и выход которого подключены соответственно к выходу второго сумматора по модулю два и С-входу второго дополнительного D-триггера, вторые входы первого и второго сумматоров по модулю два подключены соответственно к выходу второ го дополнительного переключателя и информационному входу регистра сдвига, входы первого и второго дополнительных переключателей подключены к соответствую5 щим выходам регистра сдвига, а второй вход переключателя «Пуск» подключен к общему проводу питания, причем прямой выход первого дополнительного D-триггера, выход первого элемента И и инверсный выход второго дополнительного D-триггера являются соответственно выходом сигнала индикации счета, выходом сигнала окончания счета и выходом сигнала ошибок устройства.

   а 1 1 5 ¹ .. Г~----------- 1 # -1------- ZjLJL ZZZL

   --------— -—-. ί , f ! I 1 .

   Фиг.2