KR940004982A - 비터비 복호기의 경로 기억 장치 - Google Patents

비터비 복호기의 경로 기억 장치 Download PDF

Info

Publication number
KR940004982A
KR940004982A KR1019920015795A KR920015795A KR940004982A KR 940004982 A KR940004982 A KR 940004982A KR 1019920015795 A KR1019920015795 A KR 1019920015795A KR 920015795 A KR920015795 A KR 920015795A KR 940004982 A KR940004982 A KR 940004982A
Authority
KR
South Korea
Prior art keywords
path
output
selection
selecting
outputting
Prior art date
Application number
KR1019920015795A
Other languages
English (en)
Other versions
KR940010435B1 (ko
Inventor
박일근
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019920015795A priority Critical patent/KR940010435B1/ko
Priority to US08/112,282 priority patent/US5446746A/en
Priority to JP5215941A priority patent/JPH0722967A/ja
Publication of KR940004982A publication Critical patent/KR940004982A/ko
Application granted granted Critical
Publication of KR940010435B1 publication Critical patent/KR940010435B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 비터비 복호기에 있어서 경로기억장치에 관한 것으로, 각 수신부호마다 각 질점(state node)에서의 선택된 최적경로에 관한 경로선택신호들이 순차적으로 기록되었다가 기록되 역순으로 출력되는 기억수단과, 상기 기억수단으로부터의 출력되는 복수의 신호들중 그 하나를 선택하여 출력하는 제1선택수단과, 각 수신부호마다 각 질점(state node)에서의 경로평가량을 비교하여 최소경로평가량을 나타내는 질점번호 추출부의 출력신호를 선택하고 그렇지 않은 경우에는 다른 하나의 입력단자로 인가되는 질점번호를 선택하여 상기 제1선택수단의 선택제어신호로서 인가하는 제2선택수단과, 경로선택신호중상기 제1선택수단에 선택된 그 하나와 상기 제2선택수단으로 출력되는 질점번호를 입력하여 다음 경로 역추적을 하여야 할 질점번호를 산출하는 다음 질점 계산수단, 및 상기 다음질점 계산수단의 출력을 입력하여 질점변화에 대응되는 정보어를 출력하는 복호출력계산수단을 구비하고 상기 다음질점 계산수단의 출력은 제2선택수단의 다른 하나의 입력신호로서 인가되도록 하는 것을 특징으로 하며, 소형경량화 및 집적회로화가 용이하게 되는 잇점이 있다.

Description

비터비 복호기의 경로기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 길쌈부호기의 일실시예에 따른 블럭도이고,
제 2a 도 내지 제 2c 도는 상기 제 1 도에 따른 길쌈부호기의 특성을 나타내는 입·출력표, 격자도 및 상태도이고,
제 3 도는 비터비 복호기의 블럭도이고,
제 4 도는 지로평가부의 역할을 설명하기 위한 격자도이고,
제 5 도는 가산비교선택부(ACS ; Add Compare Select)의 역할을 설명하기 위한 격자도이고,
제 6 도는 경고기억장치의 역할을 설명하기 위한 격자도이고,

Claims (5)

  1. 길쌈부호화된 부호어를 수신하여 그에 포함된 오류를 정정하기 위한 비터비 복호기에 있어서, 각 수신 부호마다 각 질점(state node)에서의 선택된 최적경로에 관한 경로선택신호들이 순차적으로 기록되었다가 기록된 역순으로 출력되는 기억수단과; 상기 기억수단으로부터의 출력되는 복수의 신호들중 그 하나를 선택하여 출력하는 제1선택수단과; 각 수신부호마다 각 질점(state node)에서의 경로평가량을 비교하여 최소경로평가량을 나타내는 질점번호를 출력하는 최소경로평가량 질점번호 추출부와; 경로 역추적 개시싯점에서는 상기 최소경로평가량 질점번호 추출부의 출력신호를 선택하고 그렇지 않은 경우에는 다른 하나의 입력단자로 인가되는 질점번호를 선택하여 상기 제1선택수단의 선택제어신호로서 인가하는 제2선택수단과; 경로선택신호중 상기 제1선택수단에 선택된 그 하나와 상기 제2선택수단으로 출력되는 질점번호를 입력하여 다음 경로 역추적을 하여야할 질점번호를 산출하는 다음질점 계산수단; 및 상기 다음질점 계산수단의 출력을 입력하여 질점변화에 대응되는 정보어를 출력하는 복호출력계산수단을 구비하고 상기 다음질점 계산수단의 출력은 제2선택수단의 다른 하나의 입력신호로서 인가되도록 하는 것을 특징으로 하는 비터비 보호기의 경로기억장치.
  2. 제 1 항에 있어서, 상기 기억수단은 복수의 쉬피트 레지스터로 구성되어 상기 경로선택신호들이 순차적으로 쉬프트되어 기록되었다가 경로역추적이 개시되면 그 반대방향으로 쉬프트 동작이 수행되어 기록되었던 것과 역순으로 상기 경로선택신호들을 출력하는 것을 특징으로 하는 비터비 복호기의 경로기억장치.
  3. 제 1 항에 있어서, 상기 제 2선택수단은 상기 길쌈부호의 질점(state node)의 수가 2m이라고 할 때 m개의 선택기로 구성되는 것을 특징으로 하는 비터비 복호기의 경로기억장치.
  4. 제 3 항에 있어서, 상기 경로선택신호들이 2k비트들로 구성될 때 상기 선택기는 입력 : 출력의 비가 2k: 1이 되는 것을 특징으로 하는 비터비 복호기의 경로기억장치.
  5. 제 1 항에 있어서, 상기 복호출력 계산수단은 경로역추적시 역추적된 각 질점번호의 변화에 대응되는 정보어를 순차적으로 저장하였다가 하나의 부호계열의 경로역추적이 완수되는 싯점에서 저장된 역순으로 상기 정보어를 출력하는 것을 특징으로 하는 비터비 복호기의 경로기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015795A 1992-08-31 1992-08-31 비터비 복호기의 경로기억장치 KR940010435B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920015795A KR940010435B1 (ko) 1992-08-31 1992-08-31 비터비 복호기의 경로기억장치
US08/112,282 US5446746A (en) 1992-08-31 1993-08-27 Path memory apparatus of a viterbi decoder
JP5215941A JPH0722967A (ja) 1992-08-31 1993-08-31 ビタビ復号器の経路記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015795A KR940010435B1 (ko) 1992-08-31 1992-08-31 비터비 복호기의 경로기억장치

Publications (2)

Publication Number Publication Date
KR940004982A true KR940004982A (ko) 1994-03-16
KR940010435B1 KR940010435B1 (ko) 1994-10-22

Family

ID=19338827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015795A KR940010435B1 (ko) 1992-08-31 1992-08-31 비터비 복호기의 경로기억장치

Country Status (3)

Country Link
US (1) US5446746A (ko)
JP (1) JPH0722967A (ko)
KR (1) KR940010435B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006964A (ko) * 1996-06-29 1998-03-30 김주용 격자복호기의 역추적장치
US5808573A (en) * 1996-08-01 1998-09-15 Nec Electronics Incorporated Methods and structure for sampled-data timing recovery with reduced complexity and latency
US5949820A (en) * 1996-08-01 1999-09-07 Nec Electronics Inc. Method for optimizing an equalization and receive filter
US5751734A (en) * 1996-11-04 1998-05-12 Samsung Electronics Co., Ltd. Decoding method and apparatus using trace deletion for Viterbi algorithm
US5914989A (en) * 1997-02-19 1999-06-22 Nec Electronics, Inc. PRML system with reduced complexity maximum likelihood detector
JP3343201B2 (ja) * 1997-06-12 2002-11-11 株式会社日立製作所 復号回路および情報処理装置
US6094739A (en) * 1997-09-24 2000-07-25 Lucent Technologies, Inc. Trellis decoder for real-time video rate decoding and de-interleaving
US6477680B2 (en) * 1998-06-26 2002-11-05 Agere Systems Inc. Area-efficient convolutional decoder
KR100306880B1 (ko) * 1998-10-29 2001-11-05 박종섭 한 개의 메모리를 이용한 비터비 디코딩 장치 및 그 방법
US7225393B2 (en) * 1999-10-01 2007-05-29 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US6654929B1 (en) * 1999-10-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
EP1158683A1 (de) * 2000-05-24 2001-11-28 Infineon Technologies AG Vorrichtung und Verfahren zum Durchführen eines Viterbi-Algorithmus
US7161994B2 (en) * 2001-09-17 2007-01-09 Digeo, Inc. System and method for shared decoding
US20030133519A1 (en) * 2001-09-17 2003-07-17 Manish Shah Forward tracing decoder apparatus and method
US7167531B2 (en) * 2001-09-17 2007-01-23 Digeo, Inc. System and method for shared decoding using a data replay scheme
US20030123579A1 (en) * 2001-11-16 2003-07-03 Saeid Safavi Viterbi convolutional coding method and apparatus
US7522678B2 (en) * 2002-04-18 2009-04-21 Infineon Technologies Ag Method and apparatus for a data-dependent noise predictive viterbi
US7213196B2 (en) * 2003-02-04 2007-05-01 International Business Machines Corporation Method and system for indexing a decoder
JP2005045727A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd ビタビ復号器
DE102004038754A1 (de) * 2004-08-09 2006-02-23 Micronas Gmbh Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus
US7275204B2 (en) * 2004-09-30 2007-09-25 Marvell International Ltd. Distributed ring control circuits for Viterbi traceback
US20070230606A1 (en) * 2006-03-31 2007-10-04 Anders Mark A Viterbi traceback
KR20080012434A (ko) * 2006-08-03 2008-02-12 삼성전자주식회사 입력 메시지의 특성을 고려한 복호 장치 및 방법
KR102039062B1 (ko) * 2013-02-14 2019-10-31 한국전자통신연구원 Ｍａｐ 디코딩 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789360A (en) * 1972-10-13 1974-01-29 Harris Intertype Corp Convolutional decoder
US4583078A (en) * 1984-11-13 1986-04-15 Communications Satellite Corporation Serial Viterbi decoder
CA1260143A (en) * 1986-02-24 1989-09-26 Atsushi Yamashita Path trace viterbi decoder
JPS62233933A (ja) * 1986-04-03 1987-10-14 Toshiba Corp ヴイタビ復号法
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
FR2664111A1 (fr) * 1990-06-28 1992-01-03 Alcatel Transmission Circuit de decodage de codes convolutionnels pour l'execution de l'etape de stockage et d'exploration inverse des chemins survivants d'un algorithme de viterbi.
US5220570A (en) * 1990-11-30 1993-06-15 The Board Of Trustees Of The Leland Stanford Junior University Programmable viterbi signal processor

Also Published As

Publication number Publication date
JPH0722967A (ja) 1995-01-24
KR940010435B1 (ko) 1994-10-22
US5446746A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
KR940004982A (ko) 비터비 복호기의 경로 기억 장치
US4015238A (en) Metric updater for maximum likelihood decoder
KR100187964B1 (ko) 비터비 복호방법 및 비터비 복호장치
CN100517984C (zh) 用于移动通信系统的维特比/涡轮联合译码器
US6041433A (en) Viterbi decoder and viterbi decoding method
KR19990063226A (ko) 비터비 디코딩 장치 및 비터비 디코딩 방법
KR950022523A (ko) 디지탈 통신 시스템 운영 방법 및 디코드 장치와 집적 회로
US7062701B2 (en) Method for storing path metrics in a viterbi decoder
US5878060A (en) Viterbi decoding apparatus and viterbe decoding method
KR100311504B1 (ko) 비터비디코더의스태이트메트릭메모리및이를이용한복호화방법
KR100262303B1 (ko) 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치
KR0155516B1 (ko) 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치
JP2001332980A (ja) インタリーブ装置及びインタリーブ方法
JP3348069B2 (ja) ビタビ復号装置および方法
KR0183115B1 (ko) 비터비 디코더의 패스 메모리의 제어회로
KR960001471B1 (ko) 바이터비 복호기
SU1725400A1 (ru) Устройство дл декодировани сверточного кода
KR100205547B1 (ko) 비터비 디코더의 트레이스 백 장치
JPS6326035A (ja) ビタビ復号器
KR0183116B1 (ko) 비터비 디코터의 패스 메모리의 제어회로 및 방법
KR100194643B1 (ko) 비터비 복호기의 메모리 제어장치
JPS59190751A (ja) ビタ−ビ復号器の記憶器更新回路
KR100240663B1 (ko) 가산 비교 선택 회로를 갖는 비터비 디코더
JPH0361376B2 (ko)
KR100246543B1 (ko) 비터비 복호기에서 상태 메모리와 역추적 메모리의구조 및 그 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 18

EXPY Expiration of term