SU1591192A1 - Code checking device - Google Patents
Code checking device Download PDFInfo
- Publication number
- SU1591192A1 SU1591192A1 SU884626339A SU4626339A SU1591192A1 SU 1591192 A1 SU1591192 A1 SU 1591192A1 SU 884626339 A SU884626339 A SU 884626339A SU 4626339 A SU4626339 A SU 4626339A SU 1591192 A1 SU1591192 A1 SU 1591192A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- information
- pulse counter
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых устг ройств. Изобретение позволяет за счет, сокращения аппаратурных затрат упростить устройство и повысить его быстродействие. Устройство содержит элементы И 1 и .2, счетчик 3 импульсов, элемент ИЛИ 4, элемент ИЛИ-НЕ 5 и регистр 6. 1 ил.
"”«60
10
9
3
1591192
4
Изобретение относится к вычислительной технике и может быть исполь. зовано для контроля цифровых устройств. ' · . д
Целью изобретения является упрощение устройства и повышение его быстродействия.
На чертеже.представлена функциональная схема устройства. зд
Устройство, содержит первый 1 и второй 2 элементы И, счетчик 3 импульсов, элемент ИЛИ 4, элемент ИЛИ-НЕ 5 й регистр 6.
На чертеже позициями 7 и 8 обозна- зд чены соответственно первый и второй информационные входы устройства., позициями 9 и 10 - соответственно установочный, и счетный входы устройства, позицией 11 - выход устройства. 20
Устройство работает следующим образом.
По приходу одиночного импульса на установочный.вход 9 в регистр 6 записывается с информационного входа 8 25
двоичное число,,, подлежащее контролю, а также с входа 7· числа ш в счетчик 3 записывается информация о количес-тве единиц в контролируемом двоичном числе. На выходе элемента 3θ ИЛИ 4 появляется логическая "1", а на выходе элемента ИЛИ-НЕ 5 - логический "0”, вследствие чего на выходе элемента И 1 присутствует логический "0". Счетчик 3 по вычитающему входу 3^ работает по перепаду ”0 - 1", а регистр 6 сдвигает информацию в сторону старших разрядов при перепаде на С-входе "1 - 0”.
* ' 40
По приходу синхроимпульсов на счетный вход 10 информация в регист- . ре 6 сдвигается до тех пор, пока он не заполнится всеми нулями, а импульсы на вход'счетчика 3 через элемент’ И 2 проходят только тогда, когда на выходе 0Ν регистра 6 появляется'логи ческая ”1", а она появляется столько раз, сколькоединиц присутствует в контролируемом коде, т.е. на вход счетчика 3 поступает такое количество импульсов, сколько единиц присутствует в контролируемом коде.
После обнуления регистра на выходе элемента 5 ИЛИ-НЕ появляется логическая ”1”, которая разрешает .прохождение сигнала с выхода элемента ИЛИ 4 через элемент И 1. Если счетчик 3 посчитал число импульсов равное числу ш, на выходе элемента ИЛИ 4 появляется логический "0”, который, гтоойдя через элемент И 1 на выход 11 устройства, говорит о том, что контролируемый код пришел с тем же количеством единиц, которое ожидалось (число га). Если счетчик 3 насчитал меньшее (боль шее) количество импульсов, на выходе элемента ИЛИ 4 логическая "1", которая, пройдя через элемент И 1 на выход 11 устройства, говорит, что количество единиц в. контролируемом коде не совпадает с ожидаемым (число га).
The invention relates to computing and can be used to control digital devices. The invention allows, by reducing hardware costs, to simplify the device and improve its speed. The device contains the elements AND 1 and .2, the counter 3 pulses, the element OR 4, the element OR NOT 5 and the register 6. 1 Il.
"""60
ten
9
3
1591192
four
The invention relates to computing and can be used. Called to control digital devices. '·. d
The aim of the invention is to simplify the device and increase its speed.
The drawing shows a functional diagram of the device. here
The device contains the first 1 and second 2 elements AND, the counter of 3 pulses, the element OR 4, the element OR NOT HE 5th register 6.
In the drawing, the positions 7 and 8 indicate the first and second information inputs of the device, respectively, the positions 9 and 10, respectively, the installation and counting inputs of the device, the position 11 — the output of the device. 20
The device works as follows.
Upon the arrival of a single pulse at the installation. Input 9 in register 6 is recorded from the information input 8 25
the binary number ,, that is to be monitored, as well as from the input 7 · the number w, counter 3 records information on the number of units in the controlled binary number. A logical “1” appears at the output of element 3θ OR 4, and a logical “0” appears at the output of element OR NONE 5, as a result of which the output of element AND 1 has a logical “0”. Counter 3 on subtracting input 3 ^ works by differential ” 0 - 1 ", and the register 6 shifts the information in the direction of the higher digits when the difference at the C input" 1 - 0 ".
* '40
Upon arrival of clock pulses on the counting input 10 information in the register-. re 6 shifts until it is filled with all zeros, and the pulses to the input of the counter 3 through the element 'And 2 pass only when the output “0” of the register 6 shows a' logical ”1", and it appears so many times how many units are present in the monitored code, i.e., the number of pulses arrives at the input of the counter 3, how many units are present in the monitored code.
After resetting the register at the output of element 5 OR, NOT appears logical ”1”, which allows the signal to pass from the output of the element OR 4 through the element AND 1. If counter 3 counted the number of pulses equal to the number w, the output of the element OR 4 appears logical "0 "Which, going through element I 1 to output 11 of the device, says that the code being monitored came with the same number of units expected (number of ha). If counter 3 counted the smaller (more) number of pulses, the output of the element OR 4 logical "1", which, having passed the black Without the element I 1 at the output 11 of the device, it says that the number of units in the controlled code does not coincide with the expected (number of ha).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884626339A SU1591192A1 (en) | 1988-12-26 | 1988-12-26 | Code checking device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884626339A SU1591192A1 (en) | 1988-12-26 | 1988-12-26 | Code checking device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1591192A1 true SU1591192A1 (en) | 1990-09-07 |
Family
ID=21417847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884626339A SU1591192A1 (en) | 1988-12-26 | 1988-12-26 | Code checking device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1591192A1 (en) |
-
1988
- 1988-12-26 SU SU884626339A patent/SU1591192A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1591192A1 (en) | Code checking device | |
SU1273919A1 (en) | Device for adding in binary and binary-coded decimal number system | |
SU1174919A1 (en) | Device for comparing numbers | |
SU1108438A1 (en) | Device for detecting extremum number | |
SU383048A1 (en) | TWO-SHIFT RELEASE SHIFT WITH DETECTION | |
RU1784963C (en) | Code translator from gray to parallel binary one | |
SU1557685A1 (en) | Code converter | |
SU525249A1 (en) | Multi-decade decade counter | |
US3564213A (en) | Arrangement for reducing errors in dounting line segments of a zigzag line diagram | |
SU395988A1 (en) | DECIMAL COUNTER | |
SU395989A1 (en) | Accumulating Binary Meter | |
SU1591010A1 (en) | Digital integrator | |
SU1160561A1 (en) | Ternary forward-backward counter | |
SU1444937A1 (en) | Divider of pulse recurrence rate with variable pulse duration | |
SU450369A1 (en) | Counting module | |
SU440795A1 (en) | Reversible binary counter | |
SU934468A1 (en) | Binary number comparing device | |
SU1513435A1 (en) | Device for synchronizing signal transmission | |
SU767766A1 (en) | Device for determining data parity | |
SU1667121A1 (en) | Data input device | |
SU684539A1 (en) | Arrangement for taking logarithms of numbers | |
SU705689A1 (en) | Counter | |
SU397907A1 (en) | DEVICE FOR CONSTRUCTION IN SQUARE NUMBERS PRESENTED IN UNITARY CODE | |
SU1325462A1 (en) | Device for sorting binary numbers | |
SU1148116A1 (en) | Polyinput counting device |