SU705689A1

SU705689A1 - Counter

Info

Publication number: SU705689A1
Application number: SU772556019A
Authority: SU
Inventors: Фазыл Феритович Мингалеев; Николай Трофимович Пластун
Original assignee: Предприятие П/Я В-2969
Priority date: 1977-12-19
Filing date: 1977-12-19
Publication date: 1979-12-25

Description

(54) СЧЕТЧИК Счетчик содержит в каждом разр де 1 два троичных элемента 2 и 3, первый вход первого троичного элемента 2 каждого разр да 1, кроме пер вого, соединен с выходом первого троичного элемента 2 предыдущего ра р да 1, выход первого троичного эле мента 2 каждого разр да 1 соединен с первым входом второго троичного элемента 3 того же разр да 1, установочный вход первого троичного эле мента 2 каждого разр да 1 соединен с установочным входом 4 того же раз р да 1, а первый вход первого троич ного элемента 2 первого разр да сое динен со счетным входом 5 счетчика, в каждом разр де 1 выход первого троичного элемента 2 соединен с всп мОгательным входом второго троичного элемента 3, вьоход и второй вхо которого соединены соответственно с вторым входом первого троичного эле мента 2 и установочным входом 4 того же разр да 1. Устройство работает следующим образом. Каждый разр д 1 счетчика выполнен на двух элементах 2 и 3,каждый из которых выполн ет троичные опера ций, описываемые таблицей. Указанные операции образуют функ ционально полную систему логических .функций. На элементах.2 и 3 формируютс импульсы состо ни разр да счетчика а на элементе 2 - импульс переноса следующий разр д счетчика. На вход 5 подаютс подсчитываемые импульсы. При поступлении импул са на вход 5 состо ние первого разр да 1 счетчика мен етс на обратное . Перенос в следующий разр д на выходе элементов 2 и 3 представлен положительным импульсом, и по вл етс при переходе счетчика из состо ни логического О в состо ние логической Ч. Разр ды счетчика, соединенные последовательно, образуют п-разр дный счетчик. При поступлении первог импульса на п-разр дный счетчик,о наход щийс в нулевом состо нии, все разр ды счетчика устанавливаютс в состо ние 1. При поступлении последующих импульсов происходит уменьшение двоичного числа 1111... 11. При поступлении на установочный вход 4 отрицательного импульса разр д счетчика устанавливаетс в состо ние логической , при поступлении положительного импульса - на элементах 3 происходит компенсаци импульсов состо ни разр дов счетчика , то есть обнуление счетчика. При необходимости записи кода некоторого числа на установочные входы 4 разр дов счетчика подаютс значени разр дов записываемого числа. Система тактового питани схемы счетчика - трехфазна ; при этом каждый следующий разр д вычитаемого поступает на первый вход первого элемента 2 через три фазы (один такт) передачи информации по элементам схемы. Импульсы поступают на счетный вход 5 элемента 1 во врем тактового импульса первой фазы. При поступлении первого импульса на вход 5 тактовым импульсом первой фазы первого такта согласно логике работы элемента, записанной в таблице, положительный сигнал передаетс на первый вход первого элемента 2 первого разр да. 11мпульсом второй фазы-Положительный сигнал с элемента 2 передаетс на первый вход элемента 3 того же разр да и на вход Первого элемента 2 следующего разр да импульсом третьей фазы положительный сигнал с элемента 3 передаетс на второй вход элемента 2 первого разр да и вьгходит из счетчика, образу первый разр д, положительный сигнал с элемента 2 второго разр да передаетс на первый вход второго элемента 3 второго разр да. При поступлении следующих импульсов работа счетчика происходит аналогично .(54) COUNTER The counter contains in each bit 1 two ternary elements 2 and 3, the first input of the first ternary element 2 of each bit 1, except for the first, is connected to the output of the first three-element 2 of the previous row 1, the output of the first three-way elec Step 2 of each bit 1 is connected to the first input of the second ternary element 3 of the same bit 1, the installation input of the first threefold element 2 of each bit 1 is connected to the installation input 4 of the same bit 1, and the first input of the first threefold element 2 first digits soy dinene with countable input 5 meters, in each bit 1, the output of the first ternary element 2 is connected to the auxiliary input of the second ternary element 3, the input and the second inlet of which are connected respectively to the second input of the first ternary element 2 and the installation input 4 of the same bit 1. Device works as follows. Each bit 1 of the counter is performed on two elements 2 and 3, each of which performs ternary operations described by the table. These operations form a functionally complete system of logical functions. On elements 2 and 3 pulses of the counter discharge state are formed and on the element 2 - transfer impulse the next counter discharge. The counted pulses are fed to the input 5. When the impulse arrives at the input 5, the state of the first digit 1 of the counter is reversed. The transfer to the next discharge at the output of elements 2 and 3 is represented by a positive pulse, and appears when the counter transitions from the logical state O to the logical state H. The counter bits connected in series form a n-bit counter. When the first pulse arrives at the p-bit counter, which is in the zero state, all bits of the counter are set to state 1. Upon receipt of subsequent pulses, the binary number 1111 ... 11 decreases. When the set input 4 is negative the pulse of the counter is set to the logical state, when a positive pulse arrives, the elements of the counter discharge state are compensated on the elements 3, i.e. the counter is reset. If it is necessary to write the code of a certain number, the setting inputs of the 4 bits of the counter are supplied to the values of the bits of the recorded number. The clock supply system of the meter circuit is three phase; at the same time, each subsequent bit of the deductible is fed to the first input of the first element 2 through three phases (one clock cycle) of transmitting information on the circuit elements. The pulses arrive at the counting input 5 of the element 1 during the clock pulse of the first phase. When the first pulse arrives at the input 5, a clock pulse of the first phase of the first clock according to the logic of the element recorded in the table, a positive signal is transmitted to the first input of the first element 2 of the first bit. An 11 pulse of the second phase-positive signal from element 2 is transmitted to the first input of element 3 of the same bit and to the input of the first element 2 of the next bit by a third phase pulse; Thus, the first bit, a positive signal from the second bit element 2 is transmitted to the first input of the second second bit element 3. Upon receipt of the following pulses, the counter operates in the same way.

оabout

jiji

оabout

+ 1+ 1

+1+1

оabout

-м + 1m + 1

оabout

1 one

-1-one

±1± 1

+1+1

оabout

+ 1+ 1

Claims

-1 The invention The counter containing in each discharge two ternary elements, the first input of the first ternary element of each bit, except the first, is connected to the output of the first threefold element of the previous bit, the output of the First threefold element of each bit is connected to the first BHO dm the second ternary of the same bit, the installation input of the first ternary element of each row is connected to the installation input of the same bit, and the first input of the first three ternary element of the first bit is connected to the counting input of the counter, differing in that in order to increase quickly 7056896

The continuation of the action table, in each discharge, the output of the first ternary element is connected to the auxiliary input of the second ternary element, the output and the second input of which are connected respectively to the second Walking of the first ternary element and the installation input of the same lias row. Sources of information taken into consideration in the examination 1. US Patent 3508033, cl. 235-92, 01.17.67.

2.Sokolov T.N., Vasilyev F.A. Ferrite logic elements and information systems nodes. L ,, Leningrad Military Engineering of the Red Banner Academy. Names AF Mozhaisky, 1970, p. rice, 4.64 (c) (prototype).