SU383048A1

SU383048A1 - TWO-SHIFT RELEASE SHIFT WITH DETECTION

Info

Publication number: SU383048A1
Application number: SU1668571A
Authority: SU
Inventors: В. Б. Погодин Р. Э. Гут
Priority date: 1971-06-14
Filing date: 1971-06-14
Publication date: 1973-05-25

Description

1one

Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.

Известны однотактные регистры с обнаружением ошибок. Однако в них блок обнаружени ошибок нригоден только дл класса однотактных регистров.Known single-ended registers with error detection. However, in them the error detection block is useful only for the class of single-ended registers.

Известны также двухтактные регистры сдвига, в которых возможно возникновение необнаруженных ошибок.Known as push-pull shift registers, in which the occurrence of undetected errors.

В предлагаемом двухтактном регистре дл повышени надежности обнаружени ошибок первые выходы основного и вспомогательного триггера каждого разр да соединены со входами одного элемента, «ИСКЛЮЧЕННОЕ ИЛИ, выход которого соединен со входом первого элемента «ИЛИ, вторые выходы основного триггера каждого разр да и вспомогательного триггера последуюшего разр да соединены со входами другого элемента «ИСКЛЮЧЕННОЕ ИЛИ, выход которого соединен со входом второго элемента «ИЛИ, выходы элементов «ИЛИ соединены со входом соответствующего ему элемента «И, другой вход которого соединен с выходом дополнительного триггера, входы которого соединены с ocHOBiioE и всномогательной тактовой шиной , а выходы элементов «И подключены ко входам третьего элемента «ИЛИ.In the proposed push-pull register to increase the reliability of error detection, the first outputs of the main and auxiliary flip-flops of each bit are connected to the inputs of a single element, "EXCLUDED OR, the output of which is connected to the input of the first element" OR, the second outputs of the main flip-flop of each bit and the auxiliary trigger of the next bit yes connected to the inputs of another element “EXCLUDED OR, the output of which is connected to the input of the second element“ OR, the outputs of the elements “OR are connected to the input of the corresponding th element "and the other input of which is connected to the output of additional trigger inputs of which are connected to and ocHOBiioE vsnomogatelnoy bus clock, and outputs elements" and are connected to the inputs of an "OR third element.

На фиг. 1 представлена функциональнй схема предлагаемого устройства; на фиг. 2 - временные диаграммы его работы.FIG. 1 shows a functional diagram of the proposed device; in fig. 2 - time diagrams of his work.

Регистр сдвига состоит из основных триггеров /, 2, 3, всномогательных триггеров 4, 5, 6. На входы регистра 7, 8 подаютс соответственно осноЕша и вспомогательна последовательность имнульсов.The shift register consists of the main triggers I, 2, 3, auxiliary triggers 4, 5, 6. A basic and auxiliary sequence of pulses are supplied to the inputs of register 7, 8.

Одноименные (в рассм атрнваемой схеме - единичные) выходы основного и всномогательного триггеров одного и того же разр да подключены к входам элементов «ИСКЛЮЧЕННОЕ ИЛИ 9, 10, и.The same (in the design diagram - single) outputs of the main and secondary triggers of the same bit are connected to the inputs of the elements “EXCLUDED OR 9, 10, and.

Триггеры } i 4 соединены с элементом 9, триггеры 2 и 5 - с элементом 10, триггеры 3 и 6-с элементом //.Triggers} i 4 are connected with element 9, triggers 2 and 5 - with element 10, triggers 3 and 6 with element //.

/Выходы основного триггера каждого разр да н вспомогательного триггера следуюш,его разр да св заны с другими элементами «ИСКЛЮЧЕННОЕ ИЛИ 2, 13, 14./ The outputs of the main trigger of each bit and auxiliary trigger are as follows; its bits are associated with other elements “EXCLUDED OR 2, 13, 14.

В рассматриваемом случае нулевые выходы триггеров 1 м 5 св заны с эле М1ентом 12, триггеры 2 м 6 - с элементом 13 н т. д.In this case, the zero outputs of the 1 m 5 triggers are connected with the element M1ent 12, the 2 m 6 triggers with the element 13 n, etc.

Выходы элементов «ИСКЛЮЧЕННОЕ ИЛИ 9, 10 и 11 св заны с входом элемента «ИЛИ 15, выходы элементов 12, 13, 14 - с входом элемента «ИЛИ 16. Выходы элементов 15 п 16 через элементы «И 17 м 18 подключены к входам элемента «ИЛИ 19. Вторые входы элементов «И 17 и св заны сThe outputs of the elements “EXCLUDED OR 9, 10 and 11 are connected to the input of the element OR 15, the outputs of elements 12, 13, 14 - to the input of the element“ OR 16. The outputs of elements 15 and 16 through the elements “AND 17 m 18 are connected to the inputs of the element “OR 19. The second inputs of the elements“ AND 17 and are associated with

33

выходами триггера 20, а его раздельные входы подключены к входам регистра 7 и 8:trigger outputs 20, and its separate inputs are connected to the inputs of register 7 and 8:

Запись чисел в триггеры производитс через схемы совпадений 21-32, св занные со входами регистра 7 или 8.The entry of numbers into triggers is done through the coincidence schemes 21-32 associated with the inputs of register 7 or 8.

Цифровые обозначени на фиг. 2 указывают на то, что соответствующа диаграмма отражает изменение напр жени на выходе элемента схемы на фиг. 1, обозначенного той же цифрой (дл триггеров - на единичных выходах ).The digital indications in FIG. 2 indicate that the corresponding chart reflects the voltage change at the output of the circuit element in FIG. 1, denoted by the same number (for triggers - on single outputs).

Первоначально рассмотрим случай, когда ошибки в регистре отсутствуют (см. фиг. 2,а).Initially, we consider the case when there are no errors in the register (see Fig. 2, a).

Дл конкретности предположим, что в основных триггерах регистра 1, 2 н 3 записано число «101 (счита слева). Приход щий первым на вход регистра 7 им нульс вспомогательной последовательности производит запись во вспомогательные триггеры чисел, которые записаны в основных триггерах предыдущих разр дов. Поэтому с приходом вспомогательного импульса в триггере 5 запишетс «1, а в триггере 6 - «О. В триггере 4 запишетс число из основного триггера предыдущего разр да, не показанного на чертеже, (например «О). Таким образом, при исправной работе после поступлени вспомогательного импульса, каждый основной триггер и вспомогательный триггер следующего разр да должны -находитьс в одинаковом состо нии . В рассматриваемом примере триггеры 1 и 5 наход тс в СОСТОЯНИЕ «1, а триггеры 2 и 6--в состо нии «о. К нулевым выходам триггеров 1, 5 и 2, 6 подключены элементы, реализующие логическую операцию «ИСКЛЮЧЕННОЕ ИЛИ.To be specific, suppose that the main triggers of register 1, 2 and 3 contain the number “101 (left count). The zero of the auxiliary sequence, which comes first to the input of register 7, records in auxiliary triggers the numbers that are written in the main triggers of the previous bits. Therefore, with the arrival of the auxiliary impulse, in the trigger 5 it is written “1, and in the trigger 6 -“ O. In trigger 4, the number from the main trigger of the previous bit, not shown in the drawing, will be recorded (for example, “O). Thus, in proper operation after the arrival of the auxiliary pulse, each main trigger and auxiliary trigger of the next bit must be in the same state. In this example, triggers 1 and 5 are in STATUS "1, and triggers 2 and 6 are in state" o. To the zero outputs of the triggers 1, 5 and 2, 6 are connected elements that implement the logical operation “EXCLUDED OR.

Элемент «ИСКЛЮЧЕННОЕ ИЛИ дает на выходе нулевой сигнал только в том случае, когда сигналы на его входах имеют одинаковое значение. Поэтому в данном случае на выходах элементов «ИСКЛЮЧЕННОЕ ИЛИ сигналы будут иметь нулевое значение.The element “EXCLUDED OR” gives a zero signal at the output only when the signals at its inputs have the same value. Therefore, in this case, the outputs of the elements “EXCLUDED OR signals will have a zero value.

Следовательно, на выходе элемента «ИЛИ 16 сигнал также будет нулевым.Therefore, at the output of the element “OR 16” the signal will also be zero.

Поступивший на вход 7 вспомогательный имлульс подаетс также на единичный вход триггера 20 и переводит его в единичное состо ние . На единичном выходе этого триггера сигнал имеет единичное значение, а на нулевом выходе - нулевое значение. Эти сигналы поступают на входы элементов «И /7 и 18. Поэтому на выходе элемента 17 сигнал будет нулевым, а значение сигнала на выходе элемента 18 будет определ тьс тем , какой сигнал имеетс на выходе элемента «ИЛИ 16. Поскольку в данном случае этот сигнал будет нулевым, то на входы элемента «ИЛИ /Р поступают нулевые сигналы и на его выходе сигнал также будет нулевым, что свидетельствует об отсутствии ошибок в регистре на первом (вспомогательном) такте.The auxiliary impulse received at input 7 is also fed to the single input of the trigger 20 and converts it to the single state. At the single output of this trigger, the signal has a single value, and at zero output it has a zero value. These signals arrive at the inputs of the elements "And / 7 and 18. Therefore, at the output of element 17, the signal will be zero, and the signal value at the output of element 18 will be determined by what signal is at the output of the element" OR 16. Since in this case this signal will be zero, then the inputs of the element “OR / P receive zero signals and at its output the signal will also be zero, which indicates the absence of errors in the register on the first (auxiliary) cycle.

Далее на вход 8 поступает импульс основной последовательности. Этот импульс попадает на нулевой вход триггера и переводит его в нулевое состо ние. Триггер открываетNext to the input 8 receives a pulse of the main sequence. This impulse hits the zero input of the trigger and puts it in the zero state. Trigger opens

4four

ключ 17 и закрывает ключ 18. Поэтому сигнал на выходе ключа 18 принимает нулевое значение, а значение сигнала на выходе элемента «И 17 совпадает с сигналом, поступающим на него с элемента «ИЛИ 15.the key 17 and closes the key 18. Therefore, the signal at the output of the key 18 takes a zero value, and the value of the signal at the output of the element “AND 17 coincides with the signal coming to it from the element“ OR 15.

Основной импульс, поступивший на вход 8, производит также запись в основные триггеры каждого разр да чисел, записанных к этому моменту во вспомогательных триггерах того же разр да. В рассматриваемом примере триггер 2 окажетс в состо нии «1, как и триггер 5, триггер 5 - в состо нии «О, как и триггер в.The main impulse received at input 8 also records the main triggers of each bit of numbers recorded at that moment in the auxiliary triggers of the same bit. In this example, trigger 2 will be in state “1, like trigger 5, trigger 5 — in state“ O, like trigger in.

Поскольку после прихода основного импульса основной и вспомогательный триггеры одного и того же разр да при исправной работе регистра должны находитьс в одинаковых состо ни х, сигналы на выходах элементов «ИСКЛЮЧЕННОЕ ИЛИ 9, 10 и 11 будут иметь нулевое значение и сигнал на выходе элемента «ИЛИ 15 будет также нулевым . Этот нулевой сигнал через открытый элемент «И 17 попадает на вход элемента «ИЛИ 19.Since after the arrival of the main pulse, the main and auxiliary triggers of the same bit must be in the same state during normal operation of the register, the signals at the outputs of the “EXCLUDED OR 9, 10 and 11” elements will have a zero value and the signal at the output of the “OR 15 will also be zero. This zero signal through the open element “AND 17 gets to the input of the element“ OR 19.

Следовательно, на выходе элемента 19 сигнал будет иметь нулевое значение, что свидетельствует об отсутствии ошибок в регистре на втором такте. Итак в соответствии с Данным нредложением , двухтактный регистр сдвига снабжаетс двумЯ группами логических элементов «ИСКЛЮЧЕННОЕ ИЛИ. Одна группа (элементы 12, 13, 14) предназначена дл контрол исправности работы регистра на всномогательном такте (т. е. на отрезке времени между вспомогательным и основным импульсом), а втора группа (элементы 9, 10 и 11) --дл контрол на основном такте (на отрезке i peмени между основным и следующим вспомогательным импульсами).Consequently, at the output of element 19, the signal will have a zero value, which indicates the absence of errors in the register on the second cycle. So, in accordance with this proposal, the push-pull shift register is supplied with two groups of logical elements “EXCLUDED OR. One group (elements 12, 13, 14) is designed to monitor the operability of the register at the complementary tact (i.e., the time interval between the auxiliary and the main pulse), and the second group (elements 9, 10 and 11) is to control the main cycle (on the segment i of the menu between the main and next auxiliary pulses).

Выходы каждой группы объедин ютс с помощью элементов «ИЛИ 16 ъ 15 Е. подключаютс на врем длительности соответствующего такта к выходам собирательной схемыThe outputs of each group are combined using the elements OR 16-15 E for the duration of the corresponding cycle to the outputs of the collective circuit.

«ИЛИ 19 с помощью триггера 20. Поэтому, если в процессе передачи информации на одHOMi или другом такте в регистре возникнут ошибки, т. е. но витс несогласованность между соответствующими триггерами, это сразу"OR 19 with the help of the trigger 20. Therefore, if in the process of transmitting information on one HOMi or another clock in the register errors occur, i.e., but there is an inconsistency between the corresponding triggers, this immediately

же будет зафиксировано соответствующим элементом «ИСКЛЮЧЕННОЕ ИЛИ.will be fixed by the corresponding element “EXCLUDED OR.

Естественно, что ошибка, возникша на соответствующем такте одновременно в двух триггерах, св занных с одним элементом «ИСКЛЮЧЕННОЕ ИЛИ, не будет обнаружена. Однако веро тность таких ошибок, как показывают эксперименты, очень мала по сравнению с веро тностью одиночных ошибок. Дл примера рассмотрим случай, когда приNaturally, an error arising on the corresponding clock simultaneously in two triggers associated with one element “EXCLUDED OR” will not be detected. However, the probability of such errors, as shown by experiments, is very small compared with the probability of single errors. For example, consider the case when

той же исходной комбинации состо ний «101, на вспомогательном такте происходит сбой триггера 5 (см. фиг, 2,6). При этом триггер 5 вместо того, чтобы перейти в единичное состо ние , как это должно быть при исправнойThe same initial combination of "101" states, trigger 5 fails on the auxiliary clock (see Fig. 2.6). In this case, the trigger 5, instead of going into a single state, as it should be when there is a healthy

работе, остаетс в нулевом состо нии.operation, remains in the zero state.

Следовательно, если сигналы на входах элемента «ИСКЛЮЧЕННОЕ ИЛИ 12 будут .разными, выходной сигнал этого элемента будет иметь единичное значение. Через элемент «ИЛИ 16 и открытую на вспомогательном такте схему «И 18 единичный сигнал -попадает на выход элемента «ИЛИ 19, что свидетельствует об ошибках в регистре.Therefore, if the signals at the inputs of the element “EXCLUDED OR 12” are different, the output signal of this element will have a single value. Through the element “OR 16” and the circuit “AND 18 a single signal that is open on the auxiliary clock cycle” falls into the output of the element “OR 19, which indicates errors in the register.

При аналогичном рассмотрении можно убедитьс , что ошибки в регистре обнаруживаютс и на основном такте.By a similar consideration, it is possible to make sure that errors in the register are detected also on the main clock.

Предмет изобретени Subject invention

Двухтактный регистр сдвига с Обнаружением ошибок, содержанций в каждом разр де основной и вспомогательный триггеры, входы которых соединены с соответствуюш ими схемами совпадений, элементы «И, «ИЛИ,Push-pull shift register with error detection, the contents in each discharge of the main and auxiliary triggers, whose inputs are connected to the corresponding coincidence circuits, the elements “AND,“ OR,

66

«ИСКЛЮЧЕННОЕ ИЛИ, отличающийс тем, что, с целью повышени наделчности обнаружени , первые выходы основного и вспомогательного триггера каждого разр да соединены со входами одного элемента «ИСКЛЮЧЕННОЕ ИЛИ, выход которого соединен со входом первого элемента «ИЛИ, вторые выходы основного триггера каждого разр да и вспомогательного триггера после10 дуюш,его разр да соединены со входами другого элемента «ИСКЛЮЧЕННОЕ ИЛИ, выход которого соединен со входом второго элемента «ИЛИ, выходы элементов «ИЛИ соединены со входом соответствующего ему элемента «И, другой вход которой соединен с ВЫХОДОМ1 дополнительного триггера, входы которого соединены с основной и вспомогательной тактовой шиной, а выходы элементов «И подключены ко входам третьего эле20 мента «ИЛИ."EXCLUDED OR, characterized in that, in order to increase detection detection, the first outputs of the main and auxiliary trigger of each bit are connected to the inputs of one element" EXCLUDED OR, the output of which is connected to the input of the first element "OR, the second outputs of the main trigger of each bit and auxiliary trigger after 10 blows, its bit is connected to the inputs of another element “EXCLUDED OR, the output of which is connected to the input of the second element“ OR, the outputs of the elements “OR are connected to the input of the corresponding th element of it "and the other input connected to VYHODOM1 additional trigger inputs of which are connected to the main and auxiliary bus clock, and outputs elements" and are connected to the inputs of the third ele20 ment "OR.

.MJ.MJ