SU1591188A1 - Преобразователь двоичного кода в биимпульсный - Google Patents
Преобразователь двоичного кода в биимпульсный Download PDFInfo
- Publication number
- SU1591188A1 SU1591188A1 SU884625185A SU4625185A SU1591188A1 SU 1591188 A1 SU1591188 A1 SU 1591188A1 SU 884625185 A SU884625185 A SU 884625185A SU 4625185 A SU4625185 A SU 4625185A SU 1591188 A1 SU1591188 A1 SU 1591188A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- inverter
- converter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относится к полупроводниковой импульсной технике и может быть использовано в системах связи с импульсно-кодовой модуляцией и контрольно-измерительной аппаратуре.
2
Целью предлагаемого технического решения является расширение области применения преобразователя за счет возможности введения дополнительной фазовой модуляции выходного биимпульсного сигнала, что позволяет одновременно с основной информацией в биимпульсном коде передавать дополнительную. Предлагаемый преобразоват_ тель содержит генератор 1 тактовой частоты, триггеры 2,3,4, элементы 5-8 совпадения, .элементы ИЛИ 9,10, инверторы 11,12, элемент 13 зедержки, входы 14-16,. выход 17. < '
2 ил.
СЙ
с
о©
оо
Фиг.1
1591188
Изобретение относится к полупроводниковой импульсной технике и может быть использовано в системах связи с импульсно-кодовой модуляцией и контрольно-измерительной аппаратуре.
Цель изобретения - расширение области лрименения преобразователя за счет формирования одновременно с основной информацией дополнительной информации в биимпульсном коде.
На фиг,. 1 представлена структурная схема преобразователя двоичного кода " в биимпульсный; на фиг. 2·- временные диаграммы его работы.
Преобразователь двоичного кода в · биимпульсный содержит генератор 1 тактовой частоты, первый 2, второй 3 и третий 4 триггеры,первый - четвертый элементы 5-8 совпадения, первый 9 и второй 10 элементы ИЛИ, первый 11 и второй 12 инверторы, элемент 13 задержки,, первый вход 14 (вход двоичного кода) ,· второй вход 15 (вход модулирующего сигнала), третий вход
16 (вход сигнала блокировки) и выход
17 преобразователя.
Преобразователь работает следующим образом.
Генератор 1 тактовой частоты формирует тактовый сигнал (фиг. 2а), который сдвигается (фиг. 26) элементом 13 задержки и инвертируется инвертором 12 (фиг.2в). Модулирующий сигнал (Фиг. 2г)поступающий на вход 15, по предыдущему фронту сигнала на выходе инвертора 12 записывается в триггер 4 и поступает на его прямой (фиг. 2д) и инверсный (фиг.2е) выходы. При низком уровне на прямом выходе триггера 4 элемент 7 совпадения .закрыт, сигнал (фиг. 2а) от генератора. 1 тактовой частоты через-открытья! элемент 8 совпадения (фиг. 2ж) проходит на выход элемента ИЛИ 10 (фиг. 2и).
При высоком уровне на прямом выходе триггера 4 открыт элемент 7 совпадения, а элемент 8.совпадения закрыт, и на выход элемента ИЛИ. 10 проходит тактовый сигнал от элемента 13 задержки (фиг. 26) через открытый элемент 7 совпадения (фиг. 2з). Тактовый сигнал с выхода элемента ИЛИ 10 (фиг. 2и), имеющий фазовую,модуляцию в соответствии с поступающим на вход 15 сигналом и на величину, соответствующую задержке элемента 13, поступает' на тактовый вход триггера 3 и через инвертор 11 (фиг. 2к) на тактовый вход триггера 2, на который синхронно с сигналом тактовой частоты (фиг. 2а) с входа 14 поступает основной сигнал в двоичном коде (фиг. 2л),который преобразуется в биимпульсный. При этом сигнал с входа 14 по переднему фронту сигнала на выходе инвертора 11 (фиг. 2к) записывается в триггер 2 и проходит на его инверсный . выход (фиг. -2м). Этот сигнал по переднему фронту сигнала (фиг. 2и) на. так-, товом входе триггера 3 записывается в него-и поступает на его инверсный выход (фиг. 2м). В зависимости от последовательности импульсов на входе 14 сигналы с инверсных· выходов триггеров 2 и 3 (фиг. 2м,и,н) открывают элементы 5 и 6 совпадения соответственно, причем на выходы элементов 5 и 6 совпадения пропускается прямой
(фиг. 2) при единице иа входе. 14 и 'инверсный (фиг. 2п) при нуле на входе 14 тактовый сигнале выхода элемента ИЛИ 10 (фиг. 2и') . Сигналы с выходов .элементов 6 и 5 совпадения
(фиг. 2п,и,о) объединяются элементом
ИЛИ 9 и выдаются на выход 17 преобразователя в биимпуль.сном коде (фиг. 2р).
Таким образом, сигнал на выходе .17 преобразователя является результатом преобразования сигнала в двоичном коде, поступающего на'вход 14, в сигнал в биимпульсном коде с .дополнительной фазовой модуляцией в соответствии с модулирующим сигналом на входе 15 "и величиной модуляции, соответствующей задержке элемента 13'. Триггер'4 исключает искажение тактовых импульсов и появление паразитной фазовой модуляции при асинхронном (по отношению к тактовому сигналу) поступлении на вход 15 импульсов, модулирую- , щих фазу выходного биимпульсного сигнала . ,
! При подаче на установочный вход триггера 4 блокирующего сигнала с входа 16 триггер Фиксируется в положении, обеспечивающем прохождение ка выход элемента И’Ш 10 тактового сигнала от генератора 1,(фиг. 2а) независимо от изменения сигнала на входе 15., При этом выходной сигнал в биимпульсном коде не имеет Фазовой модуляции (фиг. 2с).
5
159
Поскольку сигналы, открывающие элементы 6 и 5 совпадения, сдвинуты один относительно другого на длительность тактового импульса, то прямой и инверсный сигналы (которые также можно считать сдвинутыми на длительность тактового импульса) .с выхода элемента ИЛИ 10 проходят на выход преобразователя без искажений. За счет задержки инвертора 11 исключается возможность появления нулевого импульса помехи на выходе элемента ИЛИ 9 при сложении сигналов от элементов 6 и 5 . совпадения. Если задержка элемента 5 совпадения окажется больше суммарной задержки инвертора 11 и элемента 5 совпадения, в качестве инвертора 11 используется инвертирующая линия зад держки.
Claims (1)
- Формула изобретенияПреобразователь двоичного кода в биимпульсный, содержащий первый триггер, информационный вход которого является первым входом преобразователя, инверсный выход первого триггера соединен с первым входом первого элемента совпадения и информационным входом второго триггера, инве’рсный выход которого соединен с первым'входом второго элемента совпадения, выход которого соединен с первым входом первого элемента ИЛИ, первый инвертор, выход которого соединен с вторым входом второго элемента совпадения и тактовым входом первого триггера, вход1188 6первого инвертора объединен с тактовым входом второго триггера и вторым входом первого элемента совпадения, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого является выходом преобразователя и генератор тактовой частоты, о т л и чающийся тем, что, с целью10 расширения области применения преобразователя за счет формирования одновременно с основной информацией дополнительной информации в биимпульсном коде, в него введены третий триг15 гер, второй инвертор, второй элемент ИЛИ, третий и четвертый элементы сов. падения и элемент задержки, выход которого соединен с первым входом третьего элемента совпадения и через20 второй инвертор с тактовым входом третьего триггера, инверсный и прямой выходы которого соединены соответственно с первым входом четвертого элемента совпадения и вторым входом25 третьего элемента совпадения, выход генератора тактовой частоты соединен с входом элемента задержки >и вторым входом четвертого элемента совпадения, выходы третьего и четвертого ·30 элементов совпадения соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с входом первого инвертора,, информационный и установочный входы третьего триггера являются соответственно вторым и третьим входами преобразователя.35
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884625185A SU1591188A1 (ru) | 1988-12-26 | 1988-12-26 | Преобразователь двоичного кода в биимпульсный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884625185A SU1591188A1 (ru) | 1988-12-26 | 1988-12-26 | Преобразователь двоичного кода в биимпульсный |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1591188A1 true SU1591188A1 (ru) | 1990-09-07 |
Family
ID=21417331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884625185A SU1591188A1 (ru) | 1988-12-26 | 1988-12-26 | Преобразователь двоичного кода в биимпульсный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1591188A1 (ru) |
-
1988
- 1988-12-26 SU SU884625185A patent/SU1591188A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6252441B1 (en) | Synchronous data sampling circuit | |
GB1423689A (en) | Apparatus for sampling an asynchronous signal by a synchronous signal | |
JPH04341013A (ja) | 同期回路 | |
SU1591188A1 (ru) | Преобразователь двоичного кода в биимпульсный | |
KR960036465A (ko) | 4상 위상 변조기 | |
JP2577999B2 (ja) | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 | |
JPS558166A (en) | Data transmission system | |
US3701026A (en) | Median frequency generator | |
US3783389A (en) | Median frequency generator | |
SU1163478A1 (ru) | Преобразователь двоичного кода в биимпульсный | |
KR950010918B1 (ko) | 클럭의 위상차 정렬을 위한 비트동기 회로 | |
SU1266007A1 (ru) | Преобразователь кода | |
SU1274127A1 (ru) | Генератор импульсов | |
SU1394416A1 (ru) | Формирователь импульсов | |
SU1449983A1 (ru) | Устройство дл ввода информации | |
SU1173550A1 (ru) | Устройство дл выполнени операции "пирса | |
SU1649676A1 (ru) | Преобразователь кодов | |
SU1347160A1 (ru) | Многофазный генератор импульсов | |
SU1085003A1 (ru) | Формирователь сигнала опорной частоты | |
SU1304062A1 (ru) | Устройство дл магнитной записи цифровой информации | |
RU2071104C1 (ru) | Устройство цифрового преобразования интервалов времени | |
SU1432724A2 (ru) | Фазовый дискриминатор | |
SU708527A1 (ru) | Преобразователь двоичной последовательности в дуобинарную | |
SU1083349A1 (ru) | Формирователь импульсов | |
SU1001460A1 (ru) | Преобразователь двоичного кода во временной интервал |