SU1580378A1 - Устройство дл сопр жени внешнего устройства с магистралью - Google Patents
Устройство дл сопр жени внешнего устройства с магистралью Download PDFInfo
- Publication number
- SU1580378A1 SU1580378A1 SU884376219A SU4376219A SU1580378A1 SU 1580378 A1 SU1580378 A1 SU 1580378A1 SU 884376219 A SU884376219 A SU 884376219A SU 4376219 A SU4376219 A SU 4376219A SU 1580378 A1 SU1580378 A1 SU 1580378A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- input
- output
- group
- outputs
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при сопр жении внешних устройств с магистралью, в частности дл сопр жени цифровых измерительных приборов с магистралью приборного интерфейса. Целью изобретени вл етс расширение области применени . Поставленна цель достигаетс тем, что в устройство, содержащее счетчик, два триггера, три одновибратора, регистр адреса и компаратор адреса, введены дешифратор команд и регистр-указатель адреса. 2 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано при сопр жении внешних устройств с магистралью, в частности дл сопр жени цифровых измерительных приборов с магистралью приборного интерфейса при создании больших измерительных комплексов.
Цель изобретени - расширение области применени .
На фиг.1 приведена функциональна схема устройства; на фиг.2 - дешифратор команд.
Устройство содержит регистр 1 адреса, одновибраторы 2-4, счетчик 5, триггеры 6 и 7, дешифратор 8 Команд , компаратор 9 адреса и регистр- указатель 10 адреса.
Устройство содержит шины магистрали (фиг.1) Сброс 11, Строб данных 12, Готовность приема 13,
Данные прин ты 14, Конец передачи 15, Управление 16, а также шину 17 магистрали и ВУ - Данные, и кроме того,выходы 18-22 дл подключени соответственно к входам ВУ Сброс и Запись, первую и вторую группы адресных выходов внешнего устройства .
Устройство также содержит элемент И 23 и дешифратор 24 (фиг.2).
Особенностью предлагаемого устройства вл етс интерпретаци нечетных байтов в качестве адреса, а четных - в качестве данных.
Устройство реализует следующие интерфейсные функции: начальна установка (процедура НУ), приборное сообщение (процедура НС), параллельный опрос (процедура ПО).
При выполнении процедуры ПС вслед за трансл цией данных по шине 17
ел
00
о со J
оо.
на шине 12 устанавливаетс низкий уровень, а содержимое счетчика 5 увеличиваетс на единицу, при этом, если содержимое становитс нечетным, то на синхровходе регистра 1 адреса формируетс высокий уровень, в результате чего регистр 1 адреса фиксирует байт данных - адрес.
Совпадение го разр дов регистра 1 адреса, с кодом, установленным на га .клеммах первичного адреса |приводит к установке низкого уровн на выходе компаратора 9 адреса.
Если к магистрали подключено не- сколько предлагаемых устройств, то только одно из них, адресованное на ч обмен, формирует на шине 13 низкий уровень, остальные сохран ют высоко- импедансное состо ние.
Контроллер интерфейса, получа сигнал перехода шины 14 в состо ние . высокого уровн , возвращает шину 12 в состо ние высокого уровн , после чего одновибратор 4 формирует импульсу а триггер. 7 переходит в исходное состо ние .
До прихода следующего нечетного байта данных код регистра 1 адреса, содержащий первичный и вторичный адреса, не измен етс .
При приеме чет ных байтов, также сопровождаемых сигналом на шине 12, выходной код счетчика 5 становитс четным . При этом дешифратор 8 команд формирует сигнал Запись ВУ на выход 19,, если состо ние выхода (т+1) разр да регистра 1 адреса (треть группа выходов) соответствует 1,
или сигнал на синхровход регистра
указател 10 адреса, если состо ние выхода (т+1) разр да регистра 1 адреса соответствует О. По положительному , фронту сигналов информаци , установленна на шине 17, фиксирует- с либо на регистре-указателе tO адреса, либо в ВУ в области пам ти, соответствующей второй группе выходов регистра 1 адреса, по адресу,
установленному на выходе регистра-указател 10 адреса.
Обмен сигналами по шинам 12-16 происходит так же, как и при приеме нечетных (адресных дл устройства), байтов.
Трансл ци контроллером интерфейса последнего байта сопровождаетс низким уровнем по шине 15. По окончании приема последнего байта на шине 15
Q
5 0
j
0
-
0
5
снова устанавливаетс высокий уровень , по которому одновибратор 2 сбрасывает счетчик 5. После этого устройство устанавливаетс в исходное состо ние.
При выполнении процедуры ПО устройство может работать не только в режиме чтени , но и в режиме записи информации в прибор при наличии в сообщении контроллера более одного байта данных, причем запись производитс , как и в процедуре ПС, четными байтами по адресам, установленным предыдущими нечетными байтами.
Сигнал Чтение ВУ на выходе 20 устройства формируетс после передачи последнего байта в момент обмена сигналами на шинах 15 и 16.
По положительному фронту сигнала Чтение на шинах 17 устанавливаютс данные адресованного источника. Если состо ние (т+1) разр да регистра 1 адреса соответствует 1, то происходит чтение содержимого адреса ВУ из области, соответствующей состо нию второй группы выходов регистра 1 адреса, по адресу, установленному на регистре-указателе 10 адреса .
В случае, если состо ние (т+1) разр дов регистра 1 адреса соответствует О, то по сигналу на втором дополнительном выходе дешифратора 8 команд происходит чтение содержимого регистра-указател 10 адреса - на шинах 17 выставл етс содержимое регистра-указател 10 адреса.
Claims (1)
- Формула изобретениУстройство дл сопр жени внешнего устройства с магистралью, содержащее регистр адреса, три одно- вибратора, два триггера, счетчик и компаратор адреса, причем информационные входы регистра адреса вл ютс входами устройства дл подключени к шине данных магистрали, вход первого одновибратора вл етс входом устройства дл подключени к шине Конец передачи магистрали, выход первого триггера соединен с входом второго одновибратора и вл етс выходом устройства дл подключени к шине Готовность приема магистрали, вход третьего одновибратора соединен с первым инверсным входом сброса первого триггера, счетч5 1ным входом счетчика и вл етс входом устройства дл подключени к шине Строб данных магистрали, пер- ва группа выходов регистра адреса вл етс группой выходов устройства дл подключени к первой группе адресных входов внешнего устройства, втора группа выходов регистра адреса соедине-на с первой группой входов компаратора адреса,втора группа входов которого вл етс группой входов устройства дл подключени к адресным выходам внешнего устройства , выход компаратора адреса соединен с вторым инверсным входом сброса первого триггера, выход второго одновибратора соединен с синхро- входом второго триггера, пр мой выход которого вл етс выходом устройства дл подключени к шине Данные прин ты магистрали, инверсный выход второго триггера соединен с входом установки первого триггера, выход третьего одновибратора соединен с первым входом сброса второго триггера, второй вход сброса которого соединен с первым входом сброса счетчика и вл етс входом устройства дл подключени к шинам сброса магистрали и внешнего устройства, выход первого одновибратора соединен с вторым входом сброса счетчика, выход младшего разр да которого соеди803786нен с синхровходом регистра адреса, отличающеес тем, что, с целью расширени области примене- ни , в устройство введены дешифратор команд и регистр-указатель адреса, причем первый инверсный вход дешифратора команд соединен с выходом компаратора адреса, второй инверс- JQ ный вход дешифратора команд соединен с входом первого одновибратора, третий инверсный вход дешифратора команд вл етс входом устройства дл подключени к шине управлени маги- 15 страли, пр мой вход дешифратора команд соединен с третьей группой выходов регистра адреса, первый и второй выходы дешифратора команд вл ютс выходами устройства дл подклю- 20 чени соответственно к входам записи и чтени внешнего устройства, третий и четвертый выходы дешифратора команд соединены соответственно с первым и вторым синхровходами ре- 25 гистра-указател адреса, группа выходов которого вл етс группой выходов устройства дл подключени к второй группе адресных входов внешнего устройства, перва и втора группы 30 информационных входов-выходов регистра-указател адреса подключены к шинам данных магистрали и внешнего устройства.От компаратора 923Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884376219A SU1580378A1 (ru) | 1988-02-08 | 1988-02-08 | Устройство дл сопр жени внешнего устройства с магистралью |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884376219A SU1580378A1 (ru) | 1988-02-08 | 1988-02-08 | Устройство дл сопр жени внешнего устройства с магистралью |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1580378A1 true SU1580378A1 (ru) | 1990-07-23 |
Family
ID=21354778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884376219A SU1580378A1 (ru) | 1988-02-08 | 1988-02-08 | Устройство дл сопр жени внешнего устройства с магистралью |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1580378A1 (ru) |
-
1988
- 1988-02-08 SU SU884376219A patent/SU1580378A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1252788, кл. G 06 F 13/10, 1984. Авторское свидетельство СССР № 1413638, кл. G 06 F 13/10, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900015008A (ko) | 데이터 프로세서 | |
SU1541619A1 (ru) | Устройство дл формировани адреса | |
SU1580378A1 (ru) | Устройство дл сопр жени внешнего устройства с магистралью | |
SU1413638A1 (ru) | Устройство дл сопр жени внешних устройств с магистралью | |
SU1478193A1 (ru) | Перепрограммируемое устройство дл микропрограммного управлени | |
SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
SU1483453A1 (ru) | Устройство дл формировани адреса источника запроса | |
RU1817134C (ru) | Устройство разрешени конфликтной ситуаций в двухпортовом запоминающем устройстве | |
SU1111150A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
JPS633392B2 (ru) | ||
SU798784A1 (ru) | Устройство дл сопр жени вычисли-ТЕльНОй МАшиНы C Об'ЕКТАМи упРАВлЕНи | |
SU1249594A1 (ru) | Запоминающее устройство | |
SU1522224A1 (ru) | Устройство дл сопр жени двух магистралей | |
SU1557565A1 (ru) | Устройство дл сопр жени ЭВМ с терминалами | |
SU1617441A1 (ru) | Логический анализатор | |
SU1387042A1 (ru) | Буферное запоминающее устройство | |
SU1524056A1 (ru) | Устройство дл адресации к пам ти | |
SU630645A1 (ru) | Буферное запомнающее устройство | |
SU1383324A1 (ru) | Устройство дл задержки цифровой информации | |
SU1501156A1 (ru) | Устройство дл управлени динамической пам тью | |
JP2786033B2 (ja) | 時間測定装置 | |
SU1283776A1 (ru) | Устройство дл сопр жени ЦВМ с пам тью | |
SU1444794A1 (ru) | Устройство дл синхронизации работы двух процессоров с общим блоком пам ти | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1575169A1 (ru) | Устройство сортировки битов |