SU1571756A1

SU1571756A1 - Устройство последовательных приближений

Info

Publication number: SU1571756A1
Application number: SU874378588A
Authority: SU
Inventors: Сергей Петрович Леухин
Original assignee: Предприятие П/Я В-2725
Priority date: 1987-12-28
Filing date: 1987-12-28
Publication date: 1990-06-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в аналого-цифровых преобразовател х и в вычислител х, работающих по методу последовательного приближени . Целью изобретени вл етс повышение быстродействи устройства за счет формировани на каждом шаге приближени значений двух двоичных разр дов выходного кода. Дл достижени этой цели устройство содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 5, счетчик 6, дешифратор 7 и три мультиплексора 8 - 10. 1 ил.

Description

(Л

с

ел vi

1 in

3)

Изобретение относитс к вычислительной технике и может быть использовано в аналого-цифровых преобразовател х и в вычислител х, работающих по методу последовательного приближени .

Целью изобретени вл етс повышение быстродействи устройства за счет формировани на каждом шаге приближени значений двух двоичных разр дов выходного кода.

На чертеже приведена схема устройства .

В качестве примера рассмотрено 8-разр дное устройство.

Устройство содержит восемь D-триг- геров 1, элемент И 2, блок 1 управлени 3, первый 4 и второй 5 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик 6, дешифра- тор 7, три мультиплексора 8-10. На чертеже показаны также три информационных входа 11-13 устройства, основна 14 и три дополнительные 15-17 группы информационныхвыходов,1 тактовый вход 18, вход запуска 19 и выход конца цикла 20 устройства.

Ра бота устройства начинаетс с приходом на вход 19 сигнала запуска, по которому блоком управлени 3 вна чале формируетс сигнал на втором выходе, устанавливающий счетчик 6 в начальное состо ние, а затем начинают действовать тактовые сигналы на первом выходе блока управлени 3.

После установки-счетчика 6 в начальное состо ние на выходах 15-17 мультиплексоров 8-10 формируютс коды первого шага приближени соответственно 10111111, 01111111 и 00111111. В зависимости от результата сравнени (блоки сравнени не показаны) на информационных входах 11-13 устройства может быть одна из четырех кодовых комбинаций: 111, 011, 001 и 000. С помощью элементов 4 и 5 ИСКЛЮЧАЮЩЕЕ ИЛИ на D-входах каждой пары D-тригге- ров 1 формируютс кодовые комбинации 11, 10, 01 и 00 соответственно. При действии первого тактового сигнала возбуждаетс первый выход дешифратора 7 и полученна кодова комбинаци записываетс в первую пару D-триггеров, после чего (по заднему фронту тактового сигнала) срабатывает счетчик 7, измен етс код на его выходах и на выходах мультиплексоров 8-10 устанавливаютс коды второго шага приближени соответственно ХХ101111, ХХ011111

ХХ001111 (состо ни старших разр дов XX определ ютс состо ни ми выходов триггеров первой пары). Работа устройства на втором и последующих шагах приближени аналогична описанной. В данном случае (дл 8-разр дного устройства ) работа заканчиваетс после действи четвертого тактового сигнала По переднему фронту этого сигнала в последнюю пару триггеров 1 записываетс результат приближени , а по заднему фронту срабатывает счетчик б, лри этом на выходе элемента И 2 (выход 20) формируетс сигнал конца цикла. Этим же сигналом блок управлени 3 устанавливаетс в исходное состо ние.

Новый цикл последовательного приближени инициируетс сигналом запуска на входе 19.

Claims

Формула изобретени

Устройство последовательных приближений , содержащее вос В-триг :- ров, выходы которых вл ютс основными информационными выходами устройства , элемент И к блок управлени , первый и второй входы которого вл ютс соответственно тактовым входом и входом запуска устройства, отличающеес тем, что, с целью повышени быстродействи устройства, она содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик, дешифратор и три мультиплексора, причем первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вл етс первым информационным входом устройства, второй вход соединен с D-входами нечетных D-триггеров и вл етс вторым информационным входом устройства, а выход соединен с первым входом второго елемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого вл етс .третьим информационным входом устройства , а выход соединен с D-входами г четных D-триггеров, первый выход блока управлени подключен к счетному входу счетчика и к синхровходу дешифратора , а второй вход - к входу сброса счетчика, выходы счетчика соединены с информационными входами дешифратора , управл ющими входами мультиплексоров и входами элемента И, выход которого соединен с третьим входом блока управлени и вл етс выходом конца цикла устройства, первый, второй, третий и четвертый выходы дешифратора соединены соответственно

с С-входами первого и второго, третьего и четвертого, п того и шестого седьмого и восьмого D-триггеров, выходы первого и второго D-триггеров соединены соответственно с первым и вторым входами второй, третьей и четвертой групп информационных входов мультиплексоров, выходы третьего и четвертого D-триггеров соединены со ответственно с третьим и четвертым входами третьей и четвертой групп информационных входов мультиплексоров , выходы п того и шестого D-триггеров соединены соответственно с п тыми и шестыми входами четвертой группы информационных входов мультиплексоров , второй, четвертый, шестой и восьмой входы соответственно первой , второй, третьей и четвертой групп информационных входов первого

мультиплексора, первый, третий, п тый и седьмой входы соответственно первой, второй, третьей и четвертой групп информационных входов второго мультиплексора и первый и второй, третий и четвертый, п тый н тестой и седьмой и восьмой входы соответственно первой, второй, третьей и четвертон групп информационных входов третьего мультиплексора вл ютс входом логического нул устройства, другие входы каждой группы информационных входов каждого мультиплексора

вл ютс входом логической единицы устройства, выходы первого, второго и третьего мультиплексоров вл ютс соответственно дополнительными информационными выходами первой, второй

и третьей групп устройства.