SU1569864A1

SU1569864A1 - Устройство дл контрол знаний обучаемого

Info

Publication number: SU1569864A1
Application number: SU884462589A
Authority: SU
Inventors: Иван Дмитриевич Финошкин; Виктор Константинович Пудовкин; Сергей Аркадьевич Корчик; Андрей Валентинович Борисович
Original assignee: Военная Командная Краснознаменная Академия Пво Им.Маршала Советского Союза Жукова Г.К.
Priority date: 1988-07-20
Filing date: 1988-07-20
Publication date: 1990-06-07

Abstract

Изобретение относитс к техническим средствам программированного обучени и контрол качества усвоени знаний и может быть использовано на зан ти х с программированным контролем. Цель изобретени - повышение точности устройства за счет выделени обучаемому дополнительной возможности ответа на вопросы за отведенное контрольное врем . Дл достижени цели в устройство, содержащее блок ввода ответов, блок кодировани , регистратор, два счетчика, два дешифратора, блок индикации, два блока элементов И, блок задани времени, два генератора импульсов, формирователь импульсов, ограничитель амплитуды, компаратор, коммутатор, введены второй коммутатор, элемент И, два мультиплексора, формирователь кодов, мультиплексора, два сумматора, блок сравнени , ключ, два регистра, третий счетчик, два блока элементов И и элемент ИЛИ. 1 ил.

Description

1

(21) 4462589/24-24 2) 20.07.88 +6) 07.06.90. Бкш. К 21 7 2) И.Д.Финошкин, В.К.Пудовкин, О.А.Корчик и А.В.Борисович

3) 681.3.071(088.8) ) Авторское свидетельство СССР 1282187, кл. G 09 В 7/02, 1985.

4) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗНАНИЙ ОБУЧАЕМОГО

(57) Изобретение относитс к техническим средствам программированного обучени и контрол качества знаний и может быть использовано на зан ти х с программированным контролем, Цель изобретени - повышение точности устройства за счет выделени обучаемому дополнительной возможности ответа на вопросы за отведенное контрольное врем . Дл достижени цели в устройство, содержащее блок ввода ответов, блок кодировани , регистратор , два счетчика, два дешифратора , блок индикации, дпа блока элементов И, блок задани времени, два генератора импульсов, формирователь импульсов , ограничитель амплитуды, компаратор , коммутатор, введений второй компаратор, элемент И, два мультиплексора , формирователь кодов, два сумматора, блок сравнени , ключ, два регистра, третий счетчик, два блока элементов И и элемент ИЛИ. 1 ил.

с в

(Л

Изобретение предназначено дл кон- рол знаний обучаемого, относитс

е ниччсю.м средствам программиро- ,нкого обучени .

Ц+пъ изобретени - повышение точности устройства.

На чертеже изображена блок-схема устройства.

Устройство дл контрол знаний случаемого содержит блок 1 ввода , блок 2 кодировани , регистратор 3 ответов, счетчик 4, дешифратор 5, блок 6 индикации, дешифратор 7, блок 8 элементов И, блок 9 задани времени, генератор 10 импульсов , сумматор 11, генератор 12 импульсов, блок 13 элементов И, формирователь 14 импульсов,счетчик 15, ограничитель 16 амплитуды, компара-

тор 17, коммутатор 18, вход 19 запуска устройства, вход 20 повторени ответов, блок 21 сравнени , ключ 22, регистр 23, счетчик 24, блок 25 зле- ментов И, элемент ИЛИ 26, блок 27 элементов И,коммутатор 28, элемент И 29, мультиплексор 30, формирователь 31 кодов, второй мультиплексор 32, сумматор 33 и регистр 34.

Устройство дл контрол знаний работает следующим образом.

Блок 1 осуществл ет выработку сигнала ответа при вводе каждого этапа задачи (вопроса). Сигнал ответа через блок 2, дешифратор 7 поступает в регистратор 3, который содержит ргистраторы правильных и неправильных ответов. Дешифратор 7 по сигналу запуска счетчика 15 выдает на ресл

о со

00

б

Ј

гистр 23 эталонное врем на решение следующего этапа задачи (вопроса). При запуске врем в регистр 23 заноситс преподавателем. Счетчик 4 считает импульсы, характеризующие вес каждого этапа с учетом времени, затраченным обучаемым на его решение. Блок 6 индикации высвечивает врем ,

регистрируемое счетчиком 15, и номераJQ дивидуально-типологическим свойствам

30

неправильно решенных этапов (вопросов ) , определ емых в регистраторе 3. Счетчик 24 регистрирует число правильных ответов. Если все ответы правильные , то блок вырабатывает сигнал, 15 поступающий через блок 25 и элемент ИЛИ 26 на блок 27, разрешающий выдачу количества импульсов со счетчика 4 в дешифратор 5. Если ответ выполнен правильно, то с регистраторов 20 правильных ответов подаетс сигнал на вход счетчика 24, запуск которого в начале зан ти осуществл етс преподавателем, и на один вход блока 13, другой вход которого соединен 25 с выходом генератора 10. Еще один вход блока 13 соединен с выходом генератора 12, длительность импульсов которого через блок 8 элементов И задаетс кодом с выхода сумматора 11. Режим работы сумматора 11 определ етс сравнением эталонного времени , поступающего на один его вход с выхода блока 9 через мультиплексор 30, и реального времени, затрачиваемого обучаемым на решение (ответ) этапа задачи (вопроса), которое поступает на его другой вход с выхода счетчика 15. В момент ввода ответа сигнал с блока 1 разрешает прохождение кода с выхода сумматора 11 через блок 8 элементов И в генератор 12. В момент окончани сигнала, поступающего с выхода генератора 12 на вход блока 13, формирователем 14 вырабатываютс сигналы обнулени и запуска счетчика 15 на решение следующего этапа задачи (вопроса), а также записи информации с дешифратора 7 в регистр 23. Запуск счетчика 15 в начале зан ти осуществл етс преподавателем . Кроме того, разность времени с выхода сумматора 11 через мультиплексор 32 поступает на сумматор 33, где складываетс с текущим значением регистра 34 (первоначальное его значение в момент запуска равно нулю), после чего результат записываетс в регистр 34. Таким образом,

35

40

45

50

55

нервной системы. Один из сигналов поступает на вход компаратора 17 и сравниваетс с линейно измен ющимс напр жением, поступающим на другой его вход с блока 9. В момент совпаде- .ни этих двух напр жений компаратор 17 вырабатывает два сигнала, сдвинутые во времени: сигнал запрета работы реле времени, который прерывает формирование эталонного времени в блоке 9, разрешающий сигнал выдает эталонное скорректированное врем в сумматор 11. Коммутатор 18 осуществл ет подключение сигналов формирующей части блока 9 задани времени к входам ограничител 16 и компаратора 17, формирующа часть блока 9 вырабатывает линейно измен ющеес напр жение, соответствующее эталонному времени, и посто нное напр жение, определ ющее максимальный его уровень .

Если ответ сделан неправильно, то устройство работает аналогично, за исключением того, что в регистраторе 3 вырабатываетс сигнал Неверно , который подаетс на индикацию неверного ответа в блок 6, в результате чего по инверсному входу блока 25 блокируетс прохождение импульсов счета на счетчик 4 и не происходит вычитание в счетчике 24.

В конце контрол знаний обучаемый после нажати кнопки Повтор получает информацию о количестве неправильно решенных этапов (вопросов). Если врем контрол не кончилось, т.е. имеетс положительное резервное врем в регистре 34, то обучаемый имеет возможность повторить ответы на высвечиваемые в блоке 6 номера неправильно решенных этапов (вопросов ) .

Пусть в результате выполнени кон- .трольного задани обучаемый не получил сразу оценку и осталось резервное врем . Обучаемый нажимает кнопку Повтор. В результате этого в блоке 6 высвечиваетс номер неправильно репроисходит накопление резервного времени (в случае просрочного времени дл каких-либо этапов это врем может быть не резервное,а отри- цательное).

Ограничитель 16 вырабатывает сигналы посто нного уровн , соответствующие группированию обучаемых по ин0

5 5

5

0

5

0

5

Пусть в результате выполнени кон- .трольного задани обучаемый не получил сразу оценку и осталось резервное врем . Обучаемый нажимает кнопку Повтор. В результате этого в блоке 6 высвечиваетс номер неправильно решинного этапа (вопроса), измен етс частота генератора 10 (в сторону понижени оценки)разрешаетс прохождение сигнала с коммутатора 28 через элемент И 29 на мультиплексор 30, разрешаетс прохождение сигнала с блока сравнени 21 через ключ 22 на блок ввода 1 и элемент ИЛИ 26. Мультиплексором 32 коммутируетс цепь с формировател 31 кодов на сумматор 33, формирователем 14 вырабатываютс сигналы обнулени и запуска счетчика 15 на решение заданного вопроса . Если резервное врем в регистре 34 большего эталонного времени блока 9, то мультиплексор 30 коммутирует цепь с блока 9 на блок 11. Если резервное врем в регистре 34 меньше эталонного времени блока 9, то сигнал с компаратора 28 поступает на мультиплексор 30, который коммутирует выход регистра 34 на вход сумматора 11. Таким образом, осуществл етс выбор меньшего из кодов времени, хран щихс в регистре 34 и блоке 9. Текущее врем со счетчика 15 посто нно сравниваетс в блоке 21 сравнени с резервным временем регистра 34 и при превышении его вырабатываетс сигнал запрета ввода ответа и сигнал, поступающий на блок 27 через элемент ИЛИ 26, разрешающий выдачу количества импульсов со счетчика 4 на дешифратор 5 с последующим высвечиванием оценки в блоке 6, полученной в первой попытке. Если текущее врем со счетчика 15 времени меньше резервного регистра 34, обучаемый имеет возможность повторно ответить на неправильно решенный этап (вопрос) в предыдущей попытке.

При ответах работа устройства аналогична описанному, но при этом врем ответа обучаемого со счетчика 15 через формирователь 31 дополнительного кода и второй мультиплексор 32 поступает на сумматор 33, где складываетс в дополнительном коде со значением резервного времени. Таким образом, происходит уменьшение резервного времени на величину времени ответа обучаемого.

Claims

Аналогичным образом устройство работает и при нескольких неправильных этапах, но при условии, что есть резервное контрольное врем . Формула изобретени

Устройство дл контрол знаний обучаемого, содержащее блок ввода от 10

15

20

25

569864

ветов, выход которого соединен с входом первого блока элементов и,а выходы группы соединены с входами блока кодировани , выходы первой группы которого соединены с информационными входами ограничител амплитуды , а выходы второй группы соединены с входами первого дешифратора, выходы которого подключены к управл ющим входам первого генератора импульсов и входам регистратора ответов, выходы группы которого соединены с входами группы второго блока элементов И, первый вход которого соединен с выходом первого генератора импульсов , второй вход соединен с первым выходом второго генератора импульсов, а выход соединен со счетным входом первого счетчика, второй счетчик, вход которого подключен к выходу формировател импульсов, а выходы Соединены с информационными входами группы блока индикации, первый управл ющий вход которого подключен к выходу второго дешифратора, выходы ограничител амплитуды подключены к информационным входам компаратора, выход которого подключен к первому информационному входу блока задани вре- . мени, первый выход которого соединен с входом первого коммутатора, выход которого соединен с управл ющими входами ограничител амплитуды и компаратора , второй выход второго генера- 35 тора импульсов соединен с входом формировател импульсов, отличающее с тем, что, с целью повышени точности устройства, в не- . го введены третий счетчик, вход которого соединен с первым выходом регистратора ответов, а выходы соединены с входами группы третьего блока элементов И, вход которого соединен с вторым управл ющим входом блока индикации и вторым выходом регистратора ответов, а выход соединен с первым входом элемента ИЛИ, второй вход которого соединен с управл ющим входом блока ввода ответов и выходом ключа, а выход соединен с входом четвертого блока элементов И,-входы i группы которого соединены с выходами первого счетчика, а выходы подключены к входам второго дешифратора, пер- 55 вый регистр, информационные входы которого соединены с выходами первого дешифратора, управл ющий вход подключен к выходу формировани импульсов , а выходы соединены с инфор30

40

45

50

мационными входами группы блока задани времени, второй выход которого соединен с информационными входам второго коммутатора и первого мультиплексора , управл ющие входы которых соединены с выходами второго регистра , входами первой группы блока сравнени и входами первой группы певого сумматора, выходы которого под- ключены клинформационным входам второго регистра, а входы второй группы соединены с выходами второго мультиплексора , информационные входы которого соединены с выходами формиро- вател кодов, информационные входы эторого соединены с входами второй

группы блока сравнени , выходами второго счетчика и входами первой группы второго сумматора, входы второй группы ко-торого соединены с выходами первого мультиплексора, вход выбора режима которого соединен с выходом элемента И, вход которого соединен с выходом второго коммутатора, выходы второго сумматора соединены с управл ющими входами второго мультиплексора , выходы второго сумматора соединены с входами группы первого блока элементов И, выходы которого соединены с управл ющими входами второго генератора импульсов.