SU1545212A1

SU1545212A1 - Устройство дл реализации булевых функций

Info

Publication number: SU1545212A1
Application number: SU874324496A
Authority: SU
Inventors: Борис Яковлевич Советов; Сергей Алексеевич Яковлев; Григорий Васильевич Куклин; Николай Анатольевич Вислович; Владимир Григорьевич Борозна
Original assignee: Могилевский Машиностроительный Институт; Могилевская Областная Больница
Priority date: 1987-10-09
Filing date: 1987-10-09
Publication date: 1990-02-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и предназначено дл реализации булевых функций. Цель изобретени - упрощение устройства. Устройство дл реализации булевых функций содержит регистр 1, счетчик 2, генератор тактовых сигналов 3, блок 4 определени области функции и логическую схему 5 реализующую ДНФ. В течение каждого такта синхронизации N-разр дные двоичные коды(N-число аргументов булевой функции) с выходов регистра 1 и счетчика 2 поступают на соответствующие входы блока 4 определени области функции, код результата преобразовани поступает на входы логической схемы 5, реализующей ДНФ и осуществл ющей реализацию очередной функции. 1 ил.

Description

1

(21)4324496/24-24; 4336900/24-24

(22)09.10.87

(46) 23.02.90. Бюл. № 7

(71) Могилевскпй машиностроительный

институт и Могилевска областна

больница

(72; Б.Я.Советов, С.А.Яковлев,

Г.В.Куклин, Н.А.Внслович и В.Г.Борозна

(53)681.3 (088.8)

(56)Авторское свидетельство СССР № 1032451, кл. G 06 F 7/00, 1982.

Ангорское свидетельство СССР 1418696, кл. G 06 F 7/00, 1987.

(54)УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИ БУЛЕВЫХ ФУНКЦИЙ

(57)Изобретение относитс к автоматике и вычислительной технике и

предназначено дл реализации булевых функций. Цель изобретени - упрощение устройства. Устройство дл реализации булевых функций содержит регистр 1, счетчик 2, генератор тактовых сигналов 3, блок 4 определени области функции и логическую схему 5, реализующую ДНФ. В течение каждого такта синхронизации n-разр дные двоичные коды (п- число аргументов булевой функции ) с выходов регистра 1 и счетчика 2 поступают на соответствующие входы блока 4 определени области функции, код результата преобразовани поступает на входы логической схемы 5, реализующей ДНФ и осуществл ющей реализацию очередной функции. 1 ил.

г

т

4ь pi

Р N9

315

Изобретение относитс к автоматике и вычислительной технике и предназначено дл реализации булевых функций.

Цель изобретени - упрощение устройства.

На чертеже представлена структурна схема устройства дл реализации булевых функций.

Устройство содержит регистр 1, счетчик 2, генератор 3 тактовых сигналов , преобразователь 4 определени области функций, логическую схему 5, реализующую ДНФ, группу информационных входов 6 и выход 7.

Устройство работает следующим образом .

Блок 4 области определени функций может быть реализован, например, на основе сумматора или элементов исключающее ИЛИ.

В начальный момент времени устройство находитс в исходном состо нии: счетчик 2 обнулен и выдает управл ющий сигнал, разрешающий прием входных данных в регистр 1. В момент запуска генератора 2 тактовых сигналов содержимое счетчика 2 увеличиваетс на единицу и его управл ющий сигнал блокирует прием входных далных в регистр 1.

В течение каждого такта синхронизации n-разр дные двоичные коды (п - число аргументов булевой функции ) , хран щиес в регистре 1 и счетчике 20 поступают на вход блока 2 области определени функций. Ре

п

5

0

5

зультат преобразовани поступает на входы логической cxerai 5, реализую- 1чей ДНФ, осуществл ющей реализацию очередной функции. После того, как все булевые функции дл набора, хран щегос в регистре 1, реализованы , счетчик 2 обнул етс и формирует управл ющий сигнал, разрешающий запись в регистр 1 нового двоичного набора, присутствующего в этот момент на группе информационных входов 6 устройства. Процесс вычислени повтор етс циклически.

Claims

Формула изобретени Устройство дл реализации булевых функций, содержащее регистр, счетчик и логическую схему, реализующую ДНФ, причем информационные входы группы устройства соединены с информационными входами регистра, вход разрешени записи которого соединен с управл ющим выходом счетчика, вход разрешени счета которого соединен с тактовым входом устройства, выход логической схемы, реализующей ДНФ, соединен с выходом устройства, отличающеес тем, что, с целью упрощени , оно содержит блок определени области функций, причем вход логической схемы, реализующий ДНФ, соединен с выходом блока определени области функций, первый и второй входы которого соединены соответственно с выходом регистра и информационным выходом счетчика.