SU1529431A1 - Лини задержки - Google Patents

Abstract

Изобретение может быть использовано в фазовращател х, корректорах временного положени  импульсов синтезаторов сигналов и измерительных комплексах. Цель изобретени  - повышение быстродействи  при управлении задержкой входных импульсов на частоте их следовани  - достигаетс  за счет введени  в состав устройства формировател  5 импульсов, N-1 дополнительных регистров 4.1...4.N-1, N дополнительных элементов 6.1...6.N задержки. Кроме того, в состав устройства вход т N коммутаторов 1.1...1.N, N элементов задержки 2.1...2.N, регистр 3. Введенные отличи  позвол ют получить минимальный период смены кодов управлени  задержкой входных импульсов равным максимальному программируемому времени задержки. При этом значение этого периода не зависит от выбранной дискретности программного управлени  задержкой входных импульсов. 2 ил.

Description

Изобретение относитс  к радиотехнике и может быть использовано в фазовращател х, корректорах временного положени  импульсов синтезато- - ров сигналов и измерительных комплексах .

Цель изобретени  - повышение быстродействи  при управлении задержкой входных импульсов на частоте их следовани  путем введени  в состав устройства формировател  импульсов , N дополнительных элементов задержки , (N-.1) дополнительных регистров и новых сб зей каждый коммутатор управл етс  с выхода соответствующего дополнительного регистра, который

тактируетс  сигналом с выхода пре- дьщущего коммутатора.

На фиг. I изображена блок-схема устройства; на фиг. 2 - графики зависимости максимальной частоты смены

кода управлени  от максимального

времени регулируемой задержки и числа разр дов кода управлени  дл  предлагаемого устройства и прототипа.

Лини  задержки содержит N коммутаторов 1.1-1.N. N элементо в 2.1-2.N задержки, регистр 3, (N-I) дополнительных регистров 4.1-4.(N-1), формирователь 5 импульсов и N дополнительных элементов 6.1-6.N задержки, управл ющие входы 7, вход 8 и выход 9

Вход 8 устройства соединен с входом формировател  5 импульсов, выход которого соединен с входом дополнительного элемента 6.1 задержки и так тирующим входом регистра 3, N входов которого  вл ютс  управл ющими входами 7 устройства. Первые (N-) выходов регистра 3 соединены с входами первого дополнительного регист- ра 4.1, а N-й выход регистра 3-е входом управлени  коммутатора 1.1. Первый вход коммутатора 1.1 соединен с выходом дополнительного элемента 6.1 задержки, через элемент 2.1 задержки второй вход коммутатора 1.1 соединен с выходом дополнительного элемента 6.1 задержки (N-i-1) первых выходов каждого 4.-го дополнительного регистра соединены с вхо- дами 4.(i+l)-ro дополнительного регистра . (К-1)-й выход дополнительного регистра 4.i соединен с входом управлени  1.(i+l)-ro коммутатора, тактовый вход дополнительного ре- гистра 4.1 соединен с выходом коммутатора 1.1 и входом дополнительного элемента 6.(i+l) задержки, выход которого соединен с первым и входом коммутатора l.{i+l) непосредственно и через элемент задержки 2.(i+l) - с его вторьм входом, где (N-1). Выход коммутатора 1.N соединен с выходом 9 устройства.

Устройство работает следуюш.им об- разом.

Задерживаемый импульс поступает с входа 8 на вход формиров&тел  5 импульсов , а соответствующий ему двоичный код задержки К j - на входы ре- гистра 3. Формирователь 5 импульсов по фронту входного импульса вырабатывает импульс с минимально возможной дл  примен емой элементной базы длительностью t . Этот импульс посту пает на тактовый вход регистра 3 и н вход дополнительного элемента 6.1 задержки.

При этом происходит запись кода задержки с управл ющих входов 7 в регистр 3. Дл  правильной работы устройства необходимо, чтобы импульс на первый вход коммутатора 1.1 поступал не раньше, чем на управл ющий вход коммутатора 1.1 поступит сигнал с выхода регистра 3, соответствующий старшему разр ду кода задержки Kj. Следовательно, врем  задержки Tj, дополнительного элемента 6.1 задержки должно быть больше или равно времени установки Тур регистра 3. Коммутатор 1.1 в зависимости от уровн  сигнала на управл ющем входе пропускает на выход либо импульс с выхода дополнительного элемента 6.1 задержки, либо импульс с выхода элемента 2.1 задержки. Величина времени задержки элемента 2.1 задержки в соответствии с весом старшего разр да кода задержки Kj равна Т. /2, где Тз. максимальное врем  регулируемой задержки. Младшие разр ды кода задержки Kj поступают на вход дополнительного регистра 4.1. Импульс с выхода коммутатора 1.1 поступает на тактовый вход дополнительного регистра 4.1 , на первый вход коммутатора 1.2 через дополнительный элемент 5.2 задержки, а также на второй вход коммутатора 1.2 через дополнительный элемент 6.2 задержки и элемент 2.2 задержки. Коммутатор 1.2 управл етс  сигналом с выхода дополнительного регистра 4.1, который соответствует второму по старшинству разр ду кода задержки К . Таким образом, управл ема  лини  задержки представл ет собой регул рную структуру, состощую из N последовательно включенных  чеек.

Импульс на выходе устройства задерживаетс  относительно входного на

Т МТзд+ N1,4- Nj-T ,

где Tj. - врем  задержки коммутатора Тд - дискретность программного

управлени  (значение задержки младшего звена задержки)

Поскольку величины Тзд и Tj посто ны .

Регулируема  задержки Т . 1 Минимальный период смены управл емого кода Тек (и соответственно перио импульсов, задерживаемых на разное врем ) не может быть в общем случае меньше максимального времени регулируемой задержки Тз.(члкс Иначе возможна ситуаци  , когда задерживаемый импульс догон ет предыдуший и дальнейша  задержка предыдущего импульса осуществл етс  в соответствии с ко- дом задержки Kj последующего импульс

Кроме того, ограничение на минимальный период смены кода Тс накла- дьшаетс  из-за собственных задержек элементов. Смена кода в каждом из

регистров возможна только после того, как задний фронт задерживаемого импульса по вл етс  на выходе соответствующего коммутатора 1.1-1,N. Максимальное врем  задержки имеет  чейка, управл ема  старшим разр дом кода задержки К. Следовательно , она и определ ет ограничение на минимальный период смены кода Т «к,.

При условии Тзд (что необходимо дл  достижени  максимального быстродействи ) получают

крива  4, N 16 - крива  5). Зависимости построены при условии при- менени  ЭСЛ микросхем 1500 серии со следующими параметрами:

f 3 НС, Тз 2,5 НС, Ту 2,2 не

Из графиков видно, что быстродействие предлагаемого устройства вьщ1е быстродействи  прототипа,особенно если максимальна  задержка сравнима с собственными задержками элементов примен емой элементной базы.

.j2 4 Т, + Т,

где Т„ равно максимальному из значений Тур и i.

Из приведенного выражени  видно, что дл  достижени  периода смены кода управлени , равного максимальному времени управл емой задержки,необходимо выполнить условие Т, ,/2(Т: + + Т,) . Таким образом, предлагаемое устройство может работать с периодом смены кода Тех, равным максималь ному времени регулируемой задержки Т. Кроме того, период смены кода не зависит от числа разр дов N кода управлени .

В устройстве-прототипе минимальны период смены кода определ етс  временем между поступлением импульса на вход и по влением его заднего фронта на выходе. Поэтому в устройстве- прототипе нельз  обеспечить режим работы, при котором период смены кода (а следовательно, и период следовани  импульсов, каждый из которых необходимо .задержать на свое определенное врем ) равен максималь- ному программируемому времени задержки .Более того,с увеличением числа разр дов N кода задержки Kj минимальный период смены кода увеличиваетс  и быстродействие устройства снижа- етс . Предлагаемое устройство не имеет указанных недостатков.

Claims (1)

1. На фиг. 2 представлены графики зависимости максимальной частоты сме кода управлени  fo 1/Тск от времени максимальной регулируемой задержки Tj дл  предлагаемого устройства (крива  1) и дл  устрой- ства-прототипа при различном числе разр дов N кода управлени  (N ,А- коива  2, N 8 - крива  3, N 12 15 Формула изобретени 

   Лини  задержки, содержаща  N коммутаторов, N элементов задержки, N входов которого соединены с управл ющими входами устройства, а N-Й выход - с управл ющим входом первого коммутатора, отличающа с  тем, что, с целью повьше ни  быстродействи  при управлении задержкой входных импульсов на частоте их следовани , в нее дополнительно введены формирователь импульсов ,N дополнительных элементов задержки, N-1 дополнительных регисров , N-i-l первых выходов каждог 1-го из которых соединены с входами (i+l)-ro дополнительного регистра , а ()-й выход i-ro дополнительного регистра соединен с входом управлени  (i+l)-ro коммутатора, тактовый вход i-го дополнительного регистра соединен с выходом i-ro коммутатора и входом (+1)-го дополнительного элемента задержки, выход которого соединен с первым входом (i+l)-ro коммутатора непосредственно и через (1+1)-й элемент задержки - с его вторым входом, где i 1 ..., N-1, при этом вход линии соединен с входом формировател  импульсов , выход которого соединен с тактовым входом регистра, N-1 первых выходов которого соединены с входами первого дополнительного регистра и входом первого дополнительного элемента задержки,выход которого соединен с первым входом первого коммутатора непосредственно и через первый элемент задержки - с его вторым входом, выход N-ro коммутатора соединен с выходом линии.

   icH.

   50

   SO

   фиг.2

   Составитель A. Очерет ный Редактор Л. Пчолинска  Техред Л.Сердюкова Корректор Э.Лончакова

   Заказ 7759/55

   Тираж 884

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Фи9.1

   , MC

   WO

   Подписное