SU1506543A1 - Устройство преобразовани уровней сигналов на КМДП-транзисторах - Google Patents

Abstract

Изобретение относитс  к области импульсной техники и может быть использовано в качестве формировател  и преобразовател  уровней сигналов в интегральных микросхемах в частности, дл  согласовани  по уровн м сигналов КМДП и ТТЛ логических схем. Целью изобретени   вл етс  упрощение устройства и повышение его быстродействи . Цель достигаетс  за счет уменьшени  числа МДП-транзисторов в устройстве и уменьшени  величины посто нных времени цепей перезар да узловых емкостей, определ ющих быстродействие устройства. При этом уменьшены емкостные нагрузки и суммарна  величина сопротивлений транзисторов в открытом состо нии. Устройство содержит 18 МДП-транзисторов, из которых транзисторы 1-9 имеют канал P- типа, а транзисторы 10-18 - канал N-типа. Устройство снабжено также инверсным 19 и пр мым 20 выходами, входом 21, двум  шинами питани  22 и 23 и двум  шинами 24 и 25 опорного напр жени . 1 ил.

Description

1506

рощение устройства и повышение его быстродействи . Цепь достигаетс  за счет уменьшени  числа Щ11-транзисто- ров в устройстве и уменьшени  вели- чины посто нных времени цепей перезар да узловых емкостей, определ ющих быстродействие устройства. При этом уменьшены емкостные нагрузки и суммарна  величина сопротивлений

транзисторов в открытом состо нии. Устройство содержит 18 МДП-транзис- торов, из которых транзисторы 1-9 имеют канал р-типа, а транзисторы 10-18 - канал п-типа. Устройство снабжено также инверсным 19 и пр мым 20 выходами, входом 21, двум  шинами питани  22 и 23 и двум  шинами 2А и 25 опорного напр жени . 1 ил.

Изобретение относитс  к импульсной технике и может быть использовано в качестве преобразовател  уровней сигналов или формировател  импульсов в интегральных микросхемах, в частности при формировании сигналов КМДП-схем от входных сигналов ТТЛ-схем.

Цель изобретени  - упрощение устройства и повьшение его быстродействи .

Цель достигаетс  путем уменьшени  числа МДП-транзисторов в устройстве и уменьшени  величины посто нных времени цепей перезар да узловьк емкостей , определ ющих быстродействие устройства.

На чертеже приведена принципиальна  схема устройства преобразовани  уровней сигналов на КВДП-транзисто- рах.

Устройство содержит восемнадцать транзисторов, причем транзисторы 1-9 имеют канал р-тйпа, а транзисторы 10-18 - канал п-типа.

Устройство снабжено также инверсным выходом 19, пр мым выходом 20, входом 21, двум  шинами 22 и 23 питани  и двум  24 и 25 шинами опорного напр жени .

Вход 21 устройства соединен с затворами транзисторов 9 и 17, подложки которых подключены соответственно к первой 24 и второй 25 шинам опорного напр жени , к которЬЕМ подключены также в свою очередь истоки и подложки соответственно транзисторов 18 и 8, затворы которых соединены с затворами транзисторов 2, 11, 4 и 13, а также со стоками транзисторов 18 и 8.

Стоки транзисторов 1, 2 и 17 объединены и подключены к затвору транзистора 3, а объединенные стоки тран

зисторов 9-11 подключены к затвору транзистора 12.

Затворы транзисторов 1, 5, 10 и 14 объединены и подключены к объединенным между собой стокам транзисторов 3, 4 12 и 13. Стоки транзисторов 5 и 14 объединены и подключены к затворам транзисторов 6 и 15, а также к инвepcнo fy выходу 19. Стоки транзисторов 6 и 15 подключены к пр мому выходу 20 и к объединенным между собой затворам транзисторов 7 и и 16.

Истоки и подложки транзисторов 1-7

0 подключены к первой шине 22 питани , а истоки и подложки транзисторов 10- 16 - к второй шине 23 питани  с

Транзисторы 1, 4, 10 и 13  вл ютс  нагрузочными и имеют высокое сопро5 тивление канала в открытом состо нии. Остальные транзисторы  вл ютс  ключевыми и обладают низким сопротивлением канала в открытом состо нии. Устройство работает следующим

0 образом.

На шины 22 и 23 питани  подаютс  напр жени , которые соответствуют уровн м сигналов КМДП-схем, например +, -15 В. На шины 24 и 25 опорного

5 напр жени  подаютс  напр жени  низкого уровн , соответствующие, например , напр жени м питани  ТТЛ-схем. Относительно напр жений на шинах 24 и 25 на вход 21 подаетс  логический

Q сигнал с небольшой амплитудой, например , от ТТЛ-схемы.

На выходах 19 и 20 при этом формируютс  в противофазе сигналы с большой амплитудой в соответствии с нас пр жени ми на шинах 22 и 23 питани . Пусть в исходном состо нии на инверсном выходе 19 уровень напр жени  совпадает .с напр жением на шине 22 питани , а на пр мом выходе 20 - с

напр жением на шине 23 питани . При этом транзисторы 2, А и 8 закрыты, а транзисторы 11, 13 и 18 открыты, открыт также транзистор 1, а транзистор 10 заперт.

При подаче на вход 21 уровн  напр жени , совпадающего с напр жением на шине 25 опорного напр жени  в узле , образованном стоками транзисторов 17, 1, 2 через транзисторы 17 и 18 устанавливаетс  уровень напр жени , близкий к напр жению на шине 24 опорного напр жени . Через открывшийс  транзистор 3 в узле, образованном стоками транзисторов 3, 4, 12 13 и затворами транзисторов 5, 14,

I,10, устанавливаетс  напр жение, близкое к напр жению шины 22 питани  которое закроет транзистор 5 и откроет транзистор 14. В узле, образованном стоками транзисторов 5, 14 и инверсным выходом 19, устанавливаетс  напр жение, совпадающее с напр жением на шине 23 питани . Транзистор 15 закрываетс , транзистор 6 открываетс  , В узле, образованном стоками транзисторов 6, 15, затворам 1 транзисторов 7, 16 и пр мьгм выходом 20 устанавливаетс  напр жение, совпадающее с напр жением на шине 22 питани . Закрываетс  транзистор 7, открываетс  транзистор 16. В узле, образованном стоками транзисторов 7, 16, устанавливаетс  уровень напр жени , совпадающий с напр жением на шине 23. Этот урове}1ь напр жени  открывает транзисторы 4, 2, 8 и закрывает транзисторы 13, 18, 11. Через открытый транзистор 2 в узле, образованном стоками транзисторов 1, 17,

2 и затвором транзистора 3, устанавливаетс  исходньй уровень напр жени , совпадающий с напр жением на шине 22 питани , который закрывает транзистор 3. Уровень напр жени , установившийс  в узле, образованном стоками транзисторов 3, 4, 12, 13, сохран етс  благодар  открытому транзистору 4. Напр жение в узле, обра- зованном стоками транзисторов 9, 10,

II,от рассматриваемого входного воздействи  не измен етс , совпадает с уровнем напр жени  на шине 23 и поддерживаетс  на этом уровне после закрывани  транзистора 11 открытым транзистором 10. Открьгаание транзистора 8 и закрывание транзистора

11 подготавливает схему к следующе-.

5

0

5

0

0

5

0

5

5

му переключению по входному сигналу совпадающему по уровню напр жени  с напр жением на шине 24 опорного напр жени . Подача на вход 21 схемы этого сигнала приводит к открыванию транзистора 9. Через открытые транзисторы 8 и 9 в узле, образованном стоками транзисторов 9, 10, 11, устанавливаетс  напр жение, близкое к напр жению на шине 25 опорного напр жени . Этот уровень напр жени  открывает транзистор 12. В узле, образованном стоками транзисторов 3, 4, 12, 13, устанавливаетс  уровень напр жени , близкий к напр жению на шине 23 питани .

Далее переключение узлов схемы происходит в той же последовательности , котора  приведена дл  первого переключающего сигнала. В результате этих переключений в узле, образованном стоками транзисторов 7, 16, устанавливаетс  уровень напр жени , совпадающий с напр жением на шине 22 питани . Этот уровень напр жени  закрывает транзисторы 4, 2, 8 и открывает транзисторы 13, 18, 11. Через открытьв транзистор 11 в узле, образованном стоками транзисторов 9, 10, 11, устанавливаетс  исходный уровень напр жени , совпадающий с напр жением на шине 22 питани , который закрывает транзистор 12, Уровень напр жени , установившийс  в узле, образованном стоками транзисторов 3, 4, 12 и 13, сохран етс  открытым транзистором 13. Напр жение в узле, образованном стоками транзисторов 1, 2, 17, от рассматриваемого второго входного воздействи  не измен етс , совпадает с напр жением питани  на шине 22 и поддерживаетс  на этом уровне после включени  транзистора 2 открытым транзистором 1. На этом цикл переключений заканчиваетс , состо ние схемы соответствует состо нию, прин тому за исходное.

Предлагаемое устройство содержит на два МДП-транзистора меньше. . Скорость переключени  повышена как за счет снижени  емкостной нагрузки в узлах схемы, поскольку общее число транзисторов меньше, так и за счет уменьшени  суммарного сопротивлени  в цеп х переключени  узловых , емкостей при соответствующем выборе параметров транзисторов. Так сопро

/

тивлени  транзисторов 8 и 18 в открытом состо нии могут быть выбраны достаточно малыми, с тем, чтобы они не оказывали заметного вли ни  на врем  переключени .

Claims (1)

1. Предлагаемое устройство может работать на достаточно большую емкостную нагрузку в виде КМДП-логи-J ческих схем и может быть использовано также дл  коммутации аналоговых сигналов. Формула изобретени 

   Устройство преобразовани  уровней сигналов на КЩЩ-транзисторах, содержащее восемнадцать транзисторов, из которых первые дев ть имеют канал р-типа, а остальные - канал п-типа, затвор первого транзистора соединен с затворами п того, дес того и .четырнадцатого транзисторов и со стоками третьего, четвертого, двенадцатого и тринадцатого транзисторов, затвор второго транзистора соединен с затворами четвертого, одиннадцатого , тринадцатого транзисторов и со стоками седьмого и шестнадцатого транзисторов, затвор третьего транзистора соединен со стоком второго транзистора, затвор двенадцатого транзистора соединен со стоком одиннадцатого транзисто ра., затвор шестого транзистора соединен с затвором п тнадцатого транзистора, со стоками п того и четырнадцатого транзисторов н с инверсным выходом, затворы седь

   8

   o

   5

   0

   5

   0

   5

   мого и шестнадцатого транзисторов- соединены и подключены к стокам шестого и п тнадцатого транзисторов и к пр мому выходу, затвор семнадцатого транзистора соединен с затвором дев того транзистора и с входом устройства , истоки и подложки транзисторов с первого по седьмой подключены к первой шине питани , истоки и подложки транзисторов с дес того по шестнадцатьй подключены к второй шине питани , подложка семнадцатого транзистора подключена к первой шине опорного напр жени , подложка дев того транзистора подключена к второй шине опорного напр жени , затворы восьмо- го и восемнадцатого транзисторов соединены , отличающеес  тем, что, с целью упрощени  и повьш1ени  быстродействи , стоки первого,второго и семнадцатого транзисторов объединены , исток семнадцатого транзистора соединен со стоком восемнадцатого транзистора, исток и подложка которого подключены к первой ошне опорного напр жени , а стоки дев того , дес того и одиннадцатого транзисторов также объединены и исток дев того транзистора соединен со стоком восьмого транзистора, исток и подложка которого подключены к второй шине опорного напр жени , а затвор восьмого транзистора соединен со стоком седьмого транзистора.