SU1474647A1

SU1474647A1 - Устройство дл обработки запросов

Info

Publication number: SU1474647A1
Application number: SU874281868A
Authority: SU
Inventors: Виктор Борисович Палашковский
Original assignee: Предприятие П/Я Ю-9976
Priority date: 1987-07-19
Filing date: 1987-07-19
Publication date: 1989-04-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах с несколькими активными абонентами. Целью изобретени вл етс повышение быстродействи устройства за счет автоматического исключени обслуживани ранее обработанных запросов. Устройство содержит блок пам ти 1, два мультиплексора 2,9, элементы ИЛИ 3,20, распределитель импульсов 4,счетчик 5, дешифратор 6,триггеры 7 группы,элементы И 8,19,схему сравнени 10, регистр 11,элемент НЕ 21. При поступлении сигнала разрешени прерывани код инициатора запроса считываетс с информационных выходов регистра 11 и поступает на вход дешифратора 6, который осуществл ет установку соответствующего триггера 7 группы и блокирует запрос. Эта процедура происходит без вмешательства вычислительного устройства во врем действи сигнала прерывани . 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах с несколькими активными абонентами.

Цель изобретения - повышение быстродействия устройства за счет автоматического исключения обслуживания ранее обработанных запросов.

На чертеже приведена функциональная схема устройства.

Устройство содержит блок 1 памяти, мультиплексор 2, элемент ИЛИ 3, распределитель 4 импульсов, счетчик 5, дешифратор 6, триггеры 7 группы, элемент И 8, мультиплексор 9, схему 10 сравнения, регистр 11, информационный вход 12 устройства, группу входов 13 запросов устройства, вход 14 разрешения прерывания, группу адресных входов 15 счетчика, тактовый вход 16 устройства, выход 17 прерывания устройства, группу информационных выходов 18 устройства, элемент И 19; элемент ИЛИ 20 и элемент НЕ 21.

^! Устройство работает следующим образом.

Предварительно в блок 1 памяти . используя счетчик 5 как регистр ад- 30 реса, загружают для каждого абонента информацию о наличии или отсутствии маскирования запроса.

В процессе работы информация в блоке 1 памяти может оперативно ме- . 35 няться.

В исходном состоянии регистр 11 и триггеры 7 сброшены. Тактовые импульсы с первого выхода распределителя 4 поступают на счетный вход счет- 40 чика 5. По каждому тактовому импульсу счетчик 5 переключает мультиплексор 2, мультиплексор 9 и адрес блока 1 памяти, при этом на их выходах появляется соответствующее опрашиваемому 45 каналу слово. Если на. выходе мультиплексора 2 установлен запрос на прерывание, на входе мультиплексора 9 отсутствует признак обслуживания данного канала, а на выходе блока 1 па- §q мяти отсутствует маскирование запроса, то по импульсу с второго выхода распределителя 4 через элемент И 8 опрашивается схема 10 сравнения. На схему 10 сравнения поступают код 55 счетчика 5 и код текущего приоритета из регистра 11. Если код счетчика 5 меньше кода текущего приоритета, т.е. приоритет опрашиваемого канала выше, то на выводе схемы 10 сравнения появляется сигнал, который через элемент ИЛИ 20 осуществляет запись в регистр 11 кода счетчика 5, который и являет5 ся новым значением приоритета.

При ютсутствии требования прерывания на выходе 17 прерывания код счетчика .5 записывается в регистр 11 независимо от наличия сигнала на.выхо10 де схемы 10 сравнения через элементы И-19 и ИЛИ 20.

Одновременно с записью кода приоритета в регистр 11 на выходе 17 прерывания появляется или подтверж15 дается запрос на прерывание. Поскольку счетчик 5, перебрав коды всех каналов, начинает опрос с первого канала, в регистре 11 хранится код запрашиваемого канала, имеющего наивысший приоритет.

При поступлении на вход 14 сигнала разрешения прерывания на время его существования происходит блокировка распределителя. Если на выходе 17 имеется запрос на прерывание, то через дешифратор 6 устанавливается соответствующий триггер 7, запрещая тем самым обслуживание запроса этого канала до тех пор, пока триггер 7 не будет сброшен.

По окончании сигнала разрешения прерывания происходят сброс запроса на выходе 17 и снятие блокировки’ распределителя 4. При снятии запроса на обслуживание сбрасывается соответствующий триггер 7, позволяющий при .; возникновении нового запроса осуществить его обслуживание.

Claims

Формула изобретения

Устройство для обрабртки запросов, содержащее блок памяти, счетчик, дешифратор, регистр, схему сравнения, первый мультиплексор и первый элемент И, причем информационный вход блока памяти является информационным входом устройства, группа информационных входов первого мультиплексора является группой входов запросов устройства, группа информационных входов счетчика является группой адресных входов устройства, вход разрешения записи счетчика является тактовым входом устройства, группа выходов счетчика подключена к группам адресных входов блока памяти и первого мультиплексора, выход которого подключен к первому входу первого элемента И, первая группа входов схемы сравнения, соединена с группой выходов регистра, отличающееся тем, что, с целью повышения быстродействия устройства за счет автоматического исключения обслуживания ранее обработанных запросов, в него введены распределитель импульсов, два элемента ИЛИ, группа (θ триггеров, второй мультиплексор, второй элемент И, элемент НЕ, причем вход разрешения прерывания устройства подключен к первому входу первого элемента ИЛИ, первому управляющему 15 входу дешифратора и к входу разрешения считывания регистра, второй вход’первого элемента ИЛИ соединен с тактовым входом устройства и с входом записи блока памяти, выход пер- 20 вого элемента ИЛИ соединен с входом распределителя импульсов, первый выход' которого подключен к счетному входу счетчика, а второй выход распределителя импульсов подключен к 25 второму входу первого элемента И, третий и четвертый входы которого подключены к выходам блока памяти и второго мультиплексора соответственно, выход первого элемента И подклю чен к управляющему входу схемы сравнения и к первому входу второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу схемы сравнения, выход второго элемента ИЛИ подключен к тактовому входу регистра, второй вход второго элемента И подключен к· выходу элемента НЕ, группа выходов счетчика подключена к группе информационных входов регистра, группе адресных входов второго мультиплексора и к второй группе входов схемы сравнения, группа выходов регистра является группой информационных выходов устройства и соединена с группой информационных входов дешифратора, второй управляющий вход которого соединен с входом элемента НЕ и информационным выходом регистра, который является выходом прерывания устройства, каждый выход дешифратора подключен к единичному входу одноименного триггера группы, входы сброса которых подключены к входам запросов устройства, выходы триггеров группы подключены к группе информационных входов второго мультиплексора.