SU1437915A1

SU1437915A1 - Запоминающее устройство

Info

Publication number: SU1437915A1
Application number: SU864119092A
Authority: SU
Inventors: Александр Дмитриевич Жучков; Владислав Иванович Косов; Борис Борисович Кугутов; Олег Владимирович Росницкий; Анатолий Иванович Савельев; Зоя Алексеевна Чумакова
Original assignee: Предприятие П/Я Г-4677; Московский Текстильный Институт Им.А.Н.Косыгина
Priority date: 1986-07-23
Filing date: 1986-07-23
Publication date: 1988-11-15

Description

(21)4П9092/24-24

(22)23.07.86

(46) 15.11.Й8. Бюп. № 42 (72) А.Д.Жучков, В.И.Косов, Б.Б.Кугутов, О.В.Росницкий, А.И.Савельев и З.А.Чумакова

(53)681.327.066 (088.8)

(56)Авторское свидетельство СССР № 705901, кл. G II С 7/00-, 1982.

Авторское свидетельство СССР № 780035, кл. G 11 С 7/00, 1982.

(54)ЗАПОМИНАЮ11ЩЕ УСТРОЙСТВО

(57)Изобретение относитс к области вычислительной техники, в частности к запоминающим устройствам, и может быть использовано в качестве динамического блока пам ти при работе различных внешних устройств (ЭВМ, процессоры ) . Цель изобретени - повышение быстродействи устройства и расширение области применени за счет возможности осуществлени его работы с внетчними устройствами с передачей

информации в обоих направлени х - достигаетс введега1ем элементов И, ИЛИ, триггеров, блоков сопр жени , адресного селектора, селектора входных данных, мультиплексора и блока задержки. С инверсного выхода триггеров осуществл етс запрет на прохождение информации с элементов И 13, 15, в результате чего блокируетс обращение к запоминающему устройству любых внешних устройств и блокируетс регенераци информации в блоке 1 пам ти. По окончании процесса записи сигнал с одного из выходов блока 12 задержки устанавливает триггер 6 в нулевое состо ние и на выходы элементов И 13 и 15 подаетс разрешающий потенциал, в результате чего начинаетс регенераци информации. Регенераци информации в блоке 1 пам ти осуществл етс в промежутках между обращени ми к предложенному устройству. 1 ил.

сл

фь оо

со

сд

Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использов о в качестве динамического блока пам ти при работе различных внешних устройств (ЭВМ, процессоры).

Целью изобретени вл етс повышение быстродействи устройства и расширение области его применени за счет возможности осуществлени работы с внешними устройствами с передачей информации в обоих направлени х ,

На чертеже изображена функциональ- 15 на схема предложенного устройства.

Запоминающее устройство содержит блок 1 пам ти, генератор 2 тактовых импульсов , счетчик 3 строк, триггеры

10

элемента ШШ 17, выходной сигнал которого фиксирует нулевое состо ние триггера 4. По окончании процесса записи сигнал с одного из выходов блока 12 устанавливает триггер 6 в нулевое состо ние , в результате чего на входы элементов И 13 и 15 подаетс , разрешающий потенциал,

В режиме считывани на вход 29 поступает только код адреса, а считанный код адреса по разрешению тригге ра 6 через мультиплексор 11 подаетс на блок 8 и далее на выход 27,

Одновременно с передачей кода считанного слова с блока 12 подаетс сигнал Сопровождение 1, обеспечивающий работу ;: приемных блоков внешнего процессора. Сразу после окончани

4,5,6, блоки 7 и 8 сопр жени , сепек- 20 работы формирующих и усиливающих схем тор 9 входных данных, адресньй себлока 1 пам ти после установки триггера 6 в нулевое состо ние начинаетс работа блоков регенерации. Импульс с генератора 2 устанавливает триггер 4 в единичное состо ние, и через элемент И 16 начинаетс счет адресов регенерируемых строк на счетчике 3, Адреса строк через селектор 10 адреса по разрешаю1геь4у потенциалу с триггера 6 подаютс в блок 1 пам ти, обеспечива регенерацию информации в блоке 1 пам ти. При каждом новом обращении регенераци прерываетс , обеспечива сохранность последнего регенерируемого адреса.

лектор 10, мультиплексор П, блок 12 задержки, элементы И 13-16, элементы ИЛИ 17, 18 и 19, управл кадие внешними устройствами и процессором, выходы 20 и 21 устройства, вход 22 сброса устройства, вход 23 записи- считывани устройства, входы 24 и 25 разрешет занесени информации, информационные выходы 26 и 27 устройст- ва, информационные.вхоДы 28 и 29 устройства .

Устройство работает следующим образом .

Перед началом работы происходит установка в нуль триггеров 4,5,6 блока 1 пам ти. При наличии сигналов записи и разрешени занесени информаци на входах элемента И 14 на его выходе по вл етс импульс, который устанавливает триггер 6 н единичное состо ние (триггер 5 находитс в нулевом состо нии и с его инверсного вьйсода поступает разрешающий сигнал на один из входов элемента И 14). С инверсного выхода триггера 6 осуществл етс запрет на прохождение информации с выхода элемента И 13 и с выхода элемента И 15, в результате чего блокируетс обращение к запоминающему устройству любых внешних устройств и блокируетс регенераци информации в блоке 1 пам ти. При по влении сигнала на входе 23 осуществл етс запись в блоке 1 поступившего слова и происходит запуск блока 12 задержки, С целью исключени несанкционированной регенерации информации сигнал с входа 23 поступает на один из входов

5

В режиме считывани на вход 29 поступает только код адреса, а считанный код адреса по разрешению триггера 6 через мультиплексор 11 подаетс на блок 8 и далее на выход 27,

0 работы формирующих и усиливающих схем

5 О

5

0

5

0

5

блока 1 пам ти после установки триггера 6 в нулевое состо ние начинаетс работа блоков регенерации. Импульс с генератора 2 устанавливает триггер 4 в единичное состо ние, и через элемент И 16 начинаетс счет адресов регенерируемых строк на счетчике 3, Адреса строк через селектор 10 адреса по разрешаю1геь4у потенциалу с триггера 6 подаютс в блок 1 пам ти, обеспечива регенерацию информации в блоке 1 пам ти. При каждом новом обращении регенераци прерываетс , обеспечива сохранность последнего регенерируемого адреса.

Обращение от периферийных устройств производитс аналогичным образом, только подаетс разреша1едий потенциал внешнее устройство на вход 24, который позвол ет сигналу Запись проходить через элемент И 13 на триггер 5. Сигнал с инверсного выхода триггера 5 блокирует при этом работу элементов И 14 и 15. С блока 12 задержки выдаетс сигнал Сопровождение 2 информации внешнего устройства.

При таких режимах работы обеспечиваетс регенераци информации как в промежутках между обращени ми, так и при отсутствии обращений к запоминающему устройству, а также надежна асинхронна работа внешних устройств и процессоров с запоминающим устройст-- вом,

Введение в предложенное устройство новых элементов и блоков позволило увеличить его быстродействие за счет осуществлени регенерации инфорнации в блоке пам ти в промежутках записи (обращени ) и расширить область примр.нени устройства за счет его работы с внешними (периферийными) устройствами с оперативным переключением потоков информации к внешним устройствам различного типа в .пр мом и обратном направлени х,

Claims

Формула изобретени

Запоминающее устройство, содержащее блок пам ти, вход установки нул которого вл етс входом сброса устройства , генератор тактовых импуль- сов и счетчик строк, отличающеес тем, что, с целью повьше- ни быстродействи устройства и расширени области его применени за счет возможности осуществлени работы с внешними устройствами с передачей информации в обоих направлени х, в него введены элементы И, ИЛИ, триггеры , блоки сопр жени , адресный селектор , селектор входных данных, мульти- плексор и блок задержки, п ервый и второй выходы которого вл ютс выходами устройства, вход блока задержки вл етс входом разрешени записи-считывани информации устройства и соединен с первыми входами первого и второго элементов И, с входом разрешени записи-считывани информации блока пам ти , и с первым входом первого элемента ИЛИ, второй вход первого элемен- та ИЛИ соединен с входом установки нул блока пам ти, выход которого соединен с информационным входом мультиплексора, информационный и адресный входы блока пам ти соединены с выходами селектора входных данных и адресного селектора соответственно выход блока задержки соединен с первыми входами второго и третьего элементов ИЛИ, вторые входы которых сое- динены с вторым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с входом установки нул первого триггера, вход установки единицы которого соединен с выходом третьего элемента И, выход первого триггера соединен с первым входом четвертого элемента И и с первым

входом разрешеуш приема информации адресного селектора, выход генератора тактовых импульсов соединен с пер- пым входом третьего элемента И и вторым входом четвертого элемента И, выход которого соединен с информационным входом счетчика строк, перва и втора группы информационных входов адресного селектора соединены с первыми группами информационных выходов первого и второго блоков сопр жени , вторые группы информационных выходов которых соединены с информационными входами селектора входных данных, выход счетчика строк соединен с третьим входом адресного селектора, вторые входы первого и второго элементов И вл ютс входами разрешени записи информации устройства, выход первого элемента И соединен с входом установки едини1у 1 второго триггера, вход установки нул которого соединен с выходом второго элемента ИЛИ, пр мой выход, второго триггера соединен с входом разрешени приема информации первого блока сопр жени , с первыми входами разрешени приема информации селектора входных данных, адресного селектора и мультиплексора, инверсшлй выход второго триггера соединен с третьим входом второго элемента, И и вторым входом третьего элемента И, выход второго элемента И соединен с входом установки единицы третьего триггера, вход установки нул которого соединен с выходом третьего элемента ИЛИ, инверсный выход третьего триггера соединен с третьими входами первого и третьего элементов И, пр мой выход третьего триггера соединен с входом разрешени приема информации второго блока сопр жени , вторыми входами разрешени приема информации селектора входных данных адресного селектора и мультигшексора, выходы которого соединены с информационными входами бло,ков сопр жени , группы третьих информационных выходов которых вл ютс выходами устройства, информационные входы блоков сопр жени вл ютс информационными входами устройства .