SU1367166A1 - Устройство дл преобразовани кода - Google Patents
Устройство дл преобразовани кода Download PDFInfo
- Publication number
- SU1367166A1 SU1367166A1 SU864018787A SU4018787A SU1367166A1 SU 1367166 A1 SU1367166 A1 SU 1367166A1 SU 864018787 A SU864018787 A SU 864018787A SU 4018787 A SU4018787 A SU 4018787A SU 1367166 A1 SU1367166 A1 SU 1367166A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bit
- input
- output
- register
- elements
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычис- лительной технике и может быть использовано в вычислительных устройствах с кодами Фибоначчи и кодами золотой пропорции. Целью изобретени вл етс расширение области применени за счет преобразовани пр мого кода в дополнительный. Устройств9 в каждом разр де содержит первый - третий элементы ИЛИ 2-4, первый - восьмой элементы И 5-12, первый и второй элементы НЕ 13 и 14, регистр 1Ь, первый - п тый информационные входы 16-20 разр да, управл ющий вход 21 разр да. 1 ил. (Я
Description
/
со с:)
МиА
О5
at)
Изобретение относитс к вычислительной технике и может быть использовано в вычислительных устройствах с кодами Фибоначчи и кодами золотой пропорции.
Цель изобретени - расширение области применени путем преобразовани пр мого кода в дополнительной.
На чертеже представлена схема предлагаемого устройства.
Устройство в каждом разр де lo--- l;...lf,4 содержит первый - третий элементы ИЛИ 2-4, первый - восьмой элементы И 5-12, первый и второй элементы НЕ 13 и 14, регистр 15, первый - п тый информационные входы 16-20 разр да, управл ющий вход 21 разр да. .
Устройство работает следующим образом .
Устройство выполн ет перевод из пр мого кода в дополнительный код чисел, представленных или в золотом 1-коде, или в 1-коде Фибоначчи. При этом операнды представлены в минимизированной форме, содержащей не более двух единиц подр д. Операци выполн етс в неавтономном режиме вычислений , т.е. операнды и результаты поступают поразр дно со старших раз- р дов. Разр ды результата можно использовать по мере их вычислени , не дожида сь завершени операции перевода . Дл получени дополнительного кода все разр ды операнда инвестируютс (если число отрицательное) и производитс последовательна свертка разр дов, начина со свертки разр дов С весом (i.° и в разр д с весом oi i ) вместо прибавлени единицы в разр д с весом учитьша 4Tooi-t - -; ц. (6i / 4- -(«47) -tn+i) Производитс приписывание единиц к записи кода с последующей сверткой. После приписывани единиц и вб ; и свертки
в разр де с весом 6i ,
должен быть
нуль, поэтому к коду может быть приписана втора единица «С, I,
Устройство работает следующим образом .
Пусть необходимо представить в дополнительном коде число А„., ZI .
1,ц К«О
Устройство содержит п + 5 разр дов с номерами К 0,1,2,..., п + 4. На управл ющий вход нулевого разр да устройства подаетс знаковый разр д операнда а,, на остальные входы зтого разр да подаютс нули. На вход 20 К-го разр да устройства (,2,... ,п) подаетс , соответствующий разр д операнда а. На входы 20 (п+1)-го и (п+2)-го разр дов устройства подаетс О, на входы 18 (п+3)-го и (п+4)-го разр дов устройства подаетс знаковый разр д операнда а. Знаковый разр д а подаетс также на вход 18 (п+3)-го разр да устройства.
Пример. Рассмотрим работу К-го (,1,2,..., п+4) разр да. Пусть на К-м такте осуществл етс прием К-го разр да операнда а на вход 18 п того разр да регистра 15. Одновременно из предыдущего (k-l)-ro разр да устройства на входы первого и второго разр да регистра 15 посту
пает соответственно два разр да результата 5.4 и S.j нэ .входы третьего и четвертого разр дов регистра 15 поступают соответственно два разр да промежуточного результата S г и S ... {в зависимости от нижнего
индекса обозначени определ етс вес разр да: верхний индекс означает номер разр да устройства, в котором был вычислен разр д промежуточного
результата), на вход шестого разр да регистра 1 поступает управл ющий сигнал. Если управл ющий сигнал имеет единичное значение элементов И 9 и 10 и элемента ИЛИ 4, производитс инвертирование разр да операнда ai/j, если .управл ющий сигнал имеет . значение, инвертирование не .:. происходит. С помощью элемента НЕ 14 элементов И 8, 11, 12 и элемента ИЛИ
3 производитс , если это возможно, свертка разр да операнда и разр дов промежуточного результата и S k-z (т.е. замена единиц с весами и oi- единицей с весом ).
После первой свертки производитс втора свертка полученного разр да с весом oi. и разр дов результата S к-э к-4 помощью элемента НЕ 13, элементов И 5-7 и элемента ИЛИ 2.
При этом с выхода элемента ШШ 2 снимаетс (k-4)-й разр д дополнительного кода числа А.
На следующем (k+l)-M разр де сигналы с выходов соответствующих элементов К-го разр да устройства передаютс на соответствующие входы (k+l)-ro разр да устройства.
Указанные преобразовани повтор ютс дл каждого разр да конвейерно 3
го преобразовател . С информационного выхода третьего разр да устройства снимаетс старший знаковый разр д , с информационного выхода четвертого разр да снимаетс maдший знаковый разр д дополнительного кода, с информационного выхода п того разр да снимаетс старша цифра результата и т.д., с информационного выхода (п+4)-го разр да устройства снимаетс последний п-й разр д дополнительного кода числа А. Таким образом, дополнительный код п-разр дного (не счита знака) числа формируетс за п+5 тактов. При этом на каждом такте может начинатьс обработка нового операнда. Положительное число в конвейерном преобразователе пр мого кода в дополнительный не подвергаетс никаким операци м, кроме свертки.
Claims (1)
- Формула изобретениУстройство дл преобразовани кода , содержащее в каждом разр де регистр , первый - седьмой элементы И, элементы ИЛИ, входы первого - п того разр дов регистра вл ютс соответственно первым - п тым информационными входами данного разр да, вход шестого разр да -регистра вл етс управл ющим входом разр да, пр мой выход первого разр да регистра соединен с первым входом первого элемента ИЛИ, пр мой выход второго разр да регистра соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен с вторым входом первого элемента ИЛИ, выход второго элемента И соединен с информационным входом следующего разр да устройства, инверсный выход второго разр да регистра соединен с первым входом третьего элемента И, выход четвертого элемента И соединен с первым входом второго элемента ИЛИ, пр 671664мой выход шестого разр да регистра соединен с управл ющим входом следующего разр да устройства и с первым входом п того элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, инверсный выход щестого разр да регистра соединен с первым входом шестого элемента И, 10 выход которого соединен с вторым входом третьего элемента ИЛИ, о т- личающеес тем, что, с целью расширени области применени за счет преобразовани пр мого кода 15 в дополнительный, в него введены элементы НЕ и восьмой элемент И, пр мой выход третьего разр да регистра соединен с вторым входом второго элемента ИЛИ, выход которого сое- 20 динен с вторыми входами первого и третьего элементов И и входом первого элемента НЕ, выход которого соединен с вторым входом второго элемента И, пр мой выход четвертого 25 разр да регистра соединен с первыми входами четвертого и седьмого элементов И, инверсный выход четвертого разр да регистра соединен с первым входом восьмого элемента И, выход 20 третьего элемента ИПИ соединен с вторым входом четвертого и восьмого элементов И и входом второго элемента НЕ, выход которого соединен с вторым входом седьмого элемента И, выход первого элемента ИЛИ вл етс соответствующим информационным выходом устройства, выходы третьего и восьмого элементов И соединены соответственно с вторым и четвертым ин- .формационными входами следующего разр да, выход седьмого элемента И каждого разр да, кроме предпоследнего , соединен с третьим информационным входом следующего разр да, третий информационный вход последнего разр да объединен с его управл ющим входом.40
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864018787A SU1367166A1 (ru) | 1986-01-29 | 1986-01-29 | Устройство дл преобразовани кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864018787A SU1367166A1 (ru) | 1986-01-29 | 1986-01-29 | Устройство дл преобразовани кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1367166A1 true SU1367166A1 (ru) | 1988-01-15 |
Family
ID=21220363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864018787A SU1367166A1 (ru) | 1986-01-29 | 1986-01-29 | Устройство дл преобразовани кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1367166A1 (ru) |
-
1986
- 1986-01-29 SU SU864018787A patent/SU1367166A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1137460, кл. G 06 F 7/49, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1367166A1 (ru) | Устройство дл преобразовани кода | |
SU1725401A2 (ru) | Устройство дл преобразовани кода | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU1387004A2 (ru) | Устройство дл сопр жени @ датчиков с ЭВМ | |
SU842787A1 (ru) | Устройство дл перебора комбинаторныхВыбОРОК | |
SU1606973A1 (ru) | Устройство дл сортировки чисел | |
SU1605254A1 (ru) | Устройство дл выполнени быстрого преобразовани Уолша-Адамара | |
SU842782A1 (ru) | Устройство дл приведени р-кодовфибОНАччи K МиНиМАльНОй фОРМЕ | |
SU741322A1 (ru) | Сдвигающее устройство | |
SU1413624A1 (ru) | Арифметическое устройство с переменной длиной операндов | |
SU1508235A1 (ru) | Медианный фильтр | |
SU1658387A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU1185328A1 (ru) | Устройство дл умножени | |
SU1388995A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные и обратно | |
SU742921A1 (ru) | Преобразователь двоичного в двоичнодес тичный код | |
SU1492469A1 (ru) | Пороговый логический элемент | |
SU1273918A1 (ru) | Устройство дл сложени - вычитани | |
SU1439745A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU598070A1 (ru) | Устройство вычислени функций | |
SU1662007A1 (ru) | Устройство дл контрол кода | |
SU1383491A1 (ru) | Цифровой накопитель | |
SU1411777A1 (ru) | Устройство дл выполнени быстрого преобразовани Фурье | |
SU1599852A2 (ru) | Схема сравнени кодов | |
SU1427577A1 (ru) | Устройство приведени кодов Фибоначчи к минимальной форме | |
SU1522192A2 (ru) | Схема сравнени кодов |