SU1332525A1

SU1332525A1 - Стробируемый усилитель

Info

Publication number: SU1332525A1
Application number: SU864039833A
Authority: SU
Inventors: Людмила Николаевна Лисица; Александр Григорьевич Солод; Сергей Георгиевич Мерхалев
Original assignee: Предприятие П/Я Х-5737
Priority date: 1986-03-18
Filing date: 1986-03-18
Publication date: 1987-08-23

Abstract

Изобретение относитс к импульсной технике. Цель изобретени - по- вьнпение быстродействи , Стробируе- мый усилитель содержит инвертор 1, парафазные усилительные каскады 2, 3 и 4, выполненные «а транзисторах 22-27, усилительный каскад 5, выполненный на усилительном транзисторе 6 и транзисторе 7 динамической нагрузки , разр дные транзисторы 8-11, ключевые транзисторы 12 и 13, токоограни- чивающие транзисторы 14 и 15 и конденсаторы 28 и 29. При подаче на вход сигнала низкого или высокого уровн процессы, происход щие соответственно в каскадах 2 или 3, обеспечивают с малой задержкой формирование сигнала низкого или высокого уровн на выходе стробируемого усилител , что увеличивает его быстродействие. Цель достигаетс введением каскада 5, транзисторов 10, 11,14 и 15 и конденсаторов 28 и 29. 1 ил.

Description

13325252

Изобретение относитс к импульсной ток от источника питани . Кроме того, технике и может быть использовано как закрытые транзисторы 26 и 27 изоли- усилительное устройство, легко реали- руют шину 21 выходного сигнала от

зуемое в интегральном исполнении, в частности может использоватьс в качестве усилител считывани запоминающих устройств.

Цель изобретени - повьшение быст- родействи .

На чертеже представлена принципиальна электрическа схема стробируе- мого усилител

Стробируемый усилитель содержит входной инвертор 1, первый, второй и третий выходной парафазные усилительные каскады 2-4, усилительный каскад 5, выполненный на усилительном транзисторе 6 и транзисторе 7 динамической нагрузки, первый, второй, тре- 20 конденсаторов 28 и 29 поддерживаеттий и четвертый разр дные.транзисторы 8 - 11, первый и второй ключевые транзисторы 12 и 13, первый и второй токоограничивающие транзисторы 14 и

с низкий потенциал. Друга обкладка каждого конденсатора зар жаетс через открытые транзисторы 12 и 13 до потенциала, меньшего, чем потенциал

15, первую и вторую шины 16 и 17 уп- 25 шины 19 источника питани , на величиравлени потребл емой мощностью, шину 18 входного сигнала, шины 19 и 20 источника питани , шину 21 выходного сигнала, при этом первый, второй и третий выходной парафазные усилительные каскады 2-4 выполнены на транзисторах 22,23; 24,25 и 26,27 соответственно, первый и второй конденсаторы 28 и 29 о

Стробируемый усилитель работает следующим образом.

В режиме уменьшени потребл емой мощности на второй щине 17 устанавливаетс высокий потенциал, который открывает транзисторы 8 - 11, а на первой шине 16 устанавливаетс противофазный сигнал, т.е. низкий потенциал , который закрывает транзисторы 12 и 13. В результате прекращаетс протекание тока через входной инвертор 1, транзисторы усилительного каскада 5, и на затворах транзисторов 22 и 24 устанавливаетс низкий потенциал, эти транзисторы закрывану падени напр жени на этих транзисторах .

При подаче на шину 18 входного сигнала сигнала низкого уровн тран- 30 зисторы входного инвертора 1 и 23 (первого парафазного усилительного каскада 2) закрываютс и начинаетс повьш1ение потенциала на выходе входного инвертора 1 и соединенном с 35 ним затворе транзистора 22, который открываетс , протекающий через него ток повьаиает потенциал на выходе первого парафазного усилительного каскада 2 и затворе транзистора 27. 40 Это повьш1ение потенциала передаетс первым конденсатором 28 через транзистор входного интервала 1 на затвор транзистора 22, еще больше увеличива его потенциал и ускор процесс 45 открывани транзистора 22. В самом начале этого процесса первый ключевой транзистор 12 закрываетс высо- КИМ потенциалом на его истоке, способству сохранению зар да на пер- ютс , прекраща пр мое протекание то- 50 ° конденсаторе 28. В результате ка через первый и второй парафазные потенциал затвора транзистора 22 превышает потенциал шины 19 питани на величину напр жени предварительного зар да первого конденсатора 28, соп- 55 ротивление транзистора 22 резко уменьшаетс , через него протекает большой ток зар да входной емкости транзисторов 25,27 и 6, который обеспечивает малое врем задержки их включени ми

усилительные каскады, потенциалы их выходов понижаютс , что приводит к закрыванию транзисторов 26 и 27, т.е. прекращению протекани тока через третий выходной парафазный усилительный каскад 4. Таким образом, в режиме уменьшени потребл емой мощности Стробируемый усилитель не потребл ет

шины 19 источника питани и общей шины 20, позвол объедин ть выходы нескольких усилителей по схеме ПРОВОДНОЕ ИЛИ, что расшир ет функциональные возможности усилител .

При смене фаз сигнала управлени мощностью, на первой шине 16 устанавливаетс высокий потенциал, открывающий транзисторы 12 и 13, низким потенциалом на второй шине 17 транзисторы 8-11 закрываютс . Токоограни- чивающие транзисторы 14 и 15 замедл ют процесс закрывани транзисторов 8 и 9, в результате чего на их стоках и присоединенных к ним обкладках

шины 19 источника питани , на величину падени напр жени на этих транзисторах .

При подаче на шину 18 входного сигнала сигнала низкого уровн тран 30 зисторы входного инвертора 1 и 23 (первого парафазного усилительного каскада 2) закрываютс и начинаетс повьш1ение потенциала на выходе входного инвертора 1 и соединенном с 35 ним затворе транзистора 22, который открываетс , протекающий через него ток повьаиает потенциал на выходе первого парафазного усилительного каскада 2 и затворе транзистора 27. 40 Это повьш1ение потенциала передаетс первым конденсатором 28 через транзистор входного интервала 1 на затво транзистора 22, еще больше увеличива его потенциал и ускор процесс 45 открывани транзистора 22. В самом начале этого процесса первый ключевой транзистор 12 закрываетс высо- КИМ потенциалом на его истоке, спо3133252

формировани выходного сигнала на шине 21 выходного сигнала, т,во высокое быстродействие устройства. Открывание транзисторов 6 и 25 формирует низкие потенциалы на затворе транзистора 2А , выходе второго парафазного усилительного каскада 3 и соединенном с ним затворе транзистора 26, закрывание последнего способствует ю формированию выходного сигнала низкого уровн , синфазного входному сигналу .

При подаче на шину 18 входного сигнала сигнала высокого уровн 15 описанные выше процессы происход т во втором парафазном усилительном каскаде 3, обеспечива повьшение потенрого соединен с неинвертирующим входом третьего выходного папафазно- го усилительного каскада и через первый разр дный транзистор - с общей шиной, инвертируюпщй вход третьего выходного парафазного усилительного каскада соединен с выходом первого парафазного усилительного каскада и через второй разр дный транзистор- с общей шиной, а также первый и второй ключевые транзисторы, стоки которых соединены с соответствующей шиной источника питани , а затворы - с первой шиной сигнала управлени потребл емой мощностью, отлича ющийс тем, что, с целью увели чени быстродействи , введены усилительный каскад, выполненный на посциала на затворе и открывание транзистора 26 большим током, протекающим 20 ледовательно соединенных относитель- через транзистор 24, эффективно отк- но источника питани усилительном рытый высоким потенциалом на его затворе . При этом с малой задержкой на выходе усилител формируетс сигнал высокого уровн о

За счет этого увеличиваетс быстротранзисторе и транзисторе динамической нагрузки, третий и четвертый раз р дные транзисторы, первый и второй 25 конденсаторы, первый и второй токо- ограничивающие транзисторы, при этом

действие усилител : увеличиваютс вход усилительного каскада и инвер- амплитуды и уменьшаютс фронты вход- тирующий вход второго парафазного ных и выходных сигналов парафазных усилительного каскада соединены с усилительных каскадов. Введение ключе-30 выходом первого парафазного усилитель вых транзисторов не в парафазные кас- ного каскада, выход усилительного кады, а в цепи управлени ими совместно с дополнительными разр дными и токоограничивающими транзисторами обеспечивает эффективное управление

35

каскада соединен с неинвертирующим входом второго парафазного усилительного каскада и через третий разр дный транзистор - с общей шиной, исток первого ключевого транзистора соединен с соответствующим выводом питани входного инве этора и через первый конденсатор - с выходом перпотребл емой мощностью, устранив его негативное вли ние на быстродействие предлагаемого усилител , характерно дл известного

Увеличение быстродействи расшир ет сферу применени предлагаемого усилител и повьш1ает технические характеристики аппаратуры, в которой он используетс .

Claims

Формула изобретени Стробируемый усилитель, выполненный на полевых транзисторах, содержа- 50 затворами третьего и четвертого щий входной инвертор, вход и выход которого соединены с инвертирующим входом и неинвертирующим входом первого парафазного усилительного каскада соответственно, второй парафаз- ный усилительный каскад, выход которазр дных транзисторов и через первый токоограничиваюрдий транзистор - с затвором первого разр дного транзистора , а через второй токоограничива- 55 ющий транзистор - с затвором второго разр дного транзистора.

ВНИИПИ

Здказ 38А8/55

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

рого соединен с неинвертирующим входом третьего выходного папафазно- го усилительного каскада и через первый разр дный транзистор - с обще шиной, инвертируюпщй вход третьего выходного парафазного усилительного каскада соединен с выходом первого парафазного усилительного каскада и через второй разр дный транзистор- с общей шиной, а также первый и второй ключевые транзисторы, стоки которых соединены с соответствующей шиной источника питани , а затворы - с первой шиной сигнала управлени потребл емой мощностью, отличающийс тем, что, с целью увеличени быстродействи , введены усилительный каскад, выполненный на последовательно соединенных относитель- но источника питани усилительном

0 ледовательно соединенных относитель- но источника питани усилительном

транзисторе и транзисторе динамической нагрузки, третий и четвертый раз-; р дные транзисторы, первый и второй 25 конденсаторы, первый и второй токо- ограничивающие транзисторы, при этом

вход усилительного каскада и инвер- тирующий вход второго парафазного усилительного каскада соединены с выходом первого парафазного усилитель ного каскада, выход усилительного

каскада соединен с неинвертирующим входом второго парафазного усилительного каскада и через третий разр дный транзистор - с общей шиной, исток первого ключевого транзистора соединен с соответствующим выводом питани входного инве этора и через первый конденсатор - с выходом первого парафазного усилительного каскада , исток второго ключевого транзистора соединен со стоком транзистора- динамической нагрузки усилительного каскада и через второй конденсатор с выходом второго парафазного усилительного касакада, выход инвертора через четвертый разр дный транзистор соединен с общей шиной, втора шина сигнала управлени мощности соедине50 затворами третьего и четвертого

разр дных транзисторов и через первый токоограничиваюрдий транзистор - с затвором первого разр дного транзистора , а через второй токоограничива- 55 ющий транзистор - с затвором второго разр дного транзистора.

Тираж 901

Подписное