SU1327281A1 - Цифровой фильтр - Google Patents

Цифровой фильтр Download PDF

Info

Publication number
SU1327281A1
SU1327281A1 SU853984504A SU3984504A SU1327281A1 SU 1327281 A1 SU1327281 A1 SU 1327281A1 SU 853984504 A SU853984504 A SU 853984504A SU 3984504 A SU3984504 A SU 3984504A SU 1327281 A1 SU1327281 A1 SU 1327281A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
input
delay elements
block
Prior art date
Application number
SU853984504A
Other languages
English (en)
Inventor
Владимир Владимирович Грицык
Андрей Юлианович Луцык
Роман Мирославович Паленичка
Original Assignee
Физико-механический институт им.Г.В.Карпенко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Физико-механический институт им.Г.В.Карпенко filed Critical Физико-механический институт им.Г.В.Карпенко
Priority to SU853984504A priority Critical patent/SU1327281A1/ru
Application granted granted Critical
Publication of SU1327281A1 publication Critical patent/SU1327281A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к радиотехнике и обеспечивает быстродействие . Фильтр содержит входной блок 1 .пам ти, состо щий из п регистров 2 сдвига, блок 3 сравнени , п мультиплексоров 4, п дополнительных бло- ков 5 пам ти, п эл-тов И 6, накапливающий сумматор 7, перемножитель 8, блок 9 формировани  тактовых импульсов и блок 10 пам ти коэф. За счет параллельного определени  пор дковых статистик отсчетов входного сигнала с использованием блока 3 и блоков 5 данный фильтр обладает высоким быстродействием . 1 з.п. ф-лы, 2 ил. Влод KOdunpat- дени  ГГ Я1 О) 00 ю ю 00

Description

1
Изобретение относитс  к радиотехнике и может быть использовано в системах цифровой обработки информации.
Цель изобретени  - повышение быстродействи .
На фиг. приведена структурна  электрическа  схема цифрового фильтра; на фиг.2 - структурна  электрическа  схема блока сравнени , дл  цифрового фильтра 4-го пор дка,
Цифровой фильтр содержит входной блок 1 пам ти, состо щий из п регистров 2 сдвига, блок 3 сравнени , п мультиплексоров 4, п дополнительных блоков пам ти, п элементов И б, накапливающий сумматор 7, выходной, выполненный в виде посто нного, перем- ,ножитель 8, блок 9 формировани  тактовых импульсов и блок 10 пам ти коэффициентов .
Блок 3 сравнени  содержит п-1 компараторов 11 и п-2 групп элементов 1 задержки, элементы 13 задержки.
Цифровой фильтр работает следующим образом.
Цифровой фильтр осуществл ет ранговую фильтрацию входного сигнала в цифровой форме по cлeдi oщeмy уравнению:
и
Y (xt,n, , . . . ,XK),
ill
где R(x.p ,.. .,х,)-1- -пор дкова  (рангова ) статистика п текущих отсчетов входного сигнала х.,, 5...,Х Y - значение k-ro отсчета на выходе фильтра; d - весовой коэффициент, имеющий значение О или 1; ,6- коэффициент усилени , В случае, когда /з
.- .1, а остальные весовые
коэффициенты равны О, то осуществл - етс  медианна  фильтраци  сигнала, котора   вл етс  очень эффективной дл  сгла кивани  импульсного Diywa, Медиана  вл етс  пор дковой статистикой с номером (п+1)/2 при нечетном п. Если положить о(1, V ,пи , то получим обычньм сглаживающий фильтр, реализующий операцию скольз щего усреднени ,
Перед началом работы цифрового фильтра в п-разр дный блок 10 пам ти коэффициентов (регистр) записываютс  значени  п весовых коэффициентов ei; цифрового фильтра, причем содержимое i.-ro разр да равно значению о/; Перемножитель 8, который реализован в
виде посто нного запоминающего устройства , (ПЗУ), адресный вход кото- , рого  вл етс  информационным входом перемНолштел  8, программируетс  таким образом, чтобы в нем были записаны все возможные произведени  кода входного числа ta заданный коэффициент усилени  /} ,
0 Отсчеты входного сигнала последовательно поступают на информационный вход цифрового фильтра, который одновременно  вл етс  параллельным входом первого сдвигового регистра 2,1
15 входного блока 1 пам ти, С поступлением каждого нового отсчета на вход цифрового фильтра, на вход управлени  цифрового фильтра подаетс  импульс , с помощью которого происходит
Q запись этого отсчета в первый регистр 2.1 сдвига и сброс накапливающего сумматора 7 в исходное состо ние, В nm-разр дных регистрах 2 сдвига,где m - количество разр дов одного от25 счета сигнала, вначале каждого цикла работы цифрового фильтра временно хран тс  коды последовательных отсчетов сигнала Xj, ,, . , ,х,. С параллельных входов регистров 2 сдвига коды
0 отсчетов сигнала поступают параллельно на п входов блока 3 сравнени . В блоке 3 сравнени  посредством п-1 компараторов 11 реализуетс  сравнение текущего k-ro отсчета входного сигнаУ ла с п-1 предьщущими его отсчетами, С помощью (п-2)-х групп 12 элементов задержки осуществл етс  последовательна  задержка результатов сравнени  текущего отсчета сигнала с п-1 его
0 предыдущими отсчетами. Таким образом, за счет использовани  п-1 компараторов 11 и (п-2)-х групп 12 элементов задержки в блоке 3 сравнени  рекур- сивно вычисл ютс  результаты всех
g возможных попарных сравнений п последовательных отсчетов -сигнала, об- щее число которых равно п(п-1)/2. Выходные сигналы компараторов 11 и групп I2 элементов задержки в каж-Q дом цикле работы цифрового фильтра поступают на адресные входы п блока 5, Все п блоки 5 запрограммированы- таким образом, что i-й блок 5,1 совместно с блоком 3 сравнени  определ g ет номер «того отсчета из последовательных отсчетов, который  вл етс 
- -,. п п/
1-й пор дковой статистикой R;(x ,
,...,Xj). Например, на выходе первого блока 5.1 по вл етс  двоичный
1327281
код номера максимального отсчета сиг-(где п - пор док фильтра) последова- нала из п отсчетов Х|, ., , ,х . Пустьтельно соединенных регистров сдвига, п 4, фиг.2, а к..  вл етс  макси-первый элемент И, блок пам ти коэф- мальным отсчетом из четырех после- фициентов, последовательно соединен- довательных отсчетов. Тогда на - ные накапливающий сумматор и выходной ;вькоде компараторов 11 бу-перемножитель, блок формировани  так- дет сигнал 1, а на выходах трех эле- вых импульсов, тактовый выход кото- ментов 13 задержки будут сигналы,рого соединен с входами управлени  соответствующие результатам попарно- регистров сдвига входного блока па- го сравнени  трех отсчетов х. t-jм ти, причем входы установки первого и х., . В каждом такте работы цифро-регистра сдвига и накапливающего сум- вого фильтра импульс с тактового вы-матора объединены между собой и  вл - хода блока 9 формировани  тактовых„ с  входом управлени  цифрового импульсов поступает на вход установ- фильтра, отличающийс  тем, ки регистров 2 сдвига. Таким образом, целью повышени  быстродействи , в J-M такте каждого цикла работы циф-введены блок сравнени , входы которо- рового фильтра на выходе 1-го муль- подключены к параллельным выходам типлексора 4.1 по вл етс  j-й разр д регистров сдвига входного блока па- 1-й пор дковой статистики (,20 м ти соответственно, п дополнительных ,...,Xj), который поступает на вто- блоков пам ти, входы которых соедине- рой вход 1-го элемента И 6.1. На пер-„ i с выходами блока сравнени , п вый вход 1-го элемента И 6.i посту-мультиплексоров, информационные вхо- пает значение коэффициента с, . Коды каждого из которых подключены к произведени  всех пор дковых статис-25 последовательным выходам п регистров тик на соответствующие весовые коэф-сдвига входного блока пам ти, а вхо- фициенты поразр дно-параллельно пос-д управлени  соединены с выходами тупают на п входы накапливающего сум-. соответствующих дополнительных блоков матора 7. Накапливающий сумматор 7пам ти, п-1 элементов И, выходы ко- реализует операцию суммировани  п .30 торых и выход первого элемента И под- двоичных чисел, которые поразр дноключены к входам накапливающего сум- подаютс  на.его входы. Перед началомматора, первые входы i-x (где ,п) суммировани  накапливающий сумматорэлементов И соединены с выходами i-x 7 сбрасываетс .разр дов блока пам ти коэффициентов,
После m тактов, т.е. в конце каж-а вторые входы i-x элементов И под- дого цикла на выходе накапливающегоключены к выходам i-x мультиплексо- . сумматора 7 формируетс  код взвешен-ров, вход синхронизации накапливаю-, ной суммы всех пор дковых статистикщего сумматора соединен с тактовым входного сигнала. На выходе перемно-выходом блока формировани  тактовых жител  8 в каждом цикле работы., цифро- импульсов, выход управлени  которого вого фильтра формируетс  результатподключен к входам синхронизации до- умножени  на коэффициент /) выходногополнительных блоков пам ти и к второ- кода накапливающего сумматора 7. Та-„у входу перемножител , вьтолненного КИМ образом, в конце каждого цикла виде посто нного запоминающего уст- работы цифрового фильтра на его выходройства.
. поступает код отсчета результата ран-2. Фильтр поп.1,отличаюговой фильтрации входного сигнала.щ и и с   тем, что блок сравнени 
За счет параллельного определени содержит п-1 компараторов, первые
.пор дковых статистик отсчетов вход-вхоцы которых объединены и  вл ютс 
кого сигнала с использованием блока первым входом блока сравнени , а
3 сравнени  и дополнительных блоковвторые входы п-1 компараторов  вл 5 посто нной пам ти предлагаемый циф- остальными п-1 соответствующими
ровой фильтр обладает высоким быстро-входами блока сравнени  и, п-2 групп
действием..элементов задержки, причем j-  (где
55 ) группа элементов задержки соФормула изобретени стоит из j элемент ов задержки, выходы
первых k (где , п-3) элементов за1 . Цифровой фильтр, содержащирйдержки (k+l)-й группы элементов завходной блок пам ти, состо щий из пдержки подключены к вхо.дам соответст513272816
вующих элементов задержки k-й группы, выходы всех компараторов и элементов а входы элементов задержки (п-2)-й задержки всех- групп элементов задерж- группы элементов задержки соединены с ки  вл ютс  п (п--1)/2 выходами блока выходами п-2 компараторов, при этом сравнени .

Claims (2)

Формула изобретения
1. Цифровой фильтр, содержащей входной блок памяти, состоящий из η
- порядок фильтра) последовасоединенных регистров сдвига, элемент И, блок памяти коэф10 η-l элементов И, выходы ковыход первого элемента И подк входам накапливающего сум30 (где η тельно первый фициентов, последовательно соединенные накапливающий сумматор и выходной перемножитель, блок формирования тактовых импульсов, тактовый выход которого соединен с входами управления η регистров сдвига входного блока памяти, причем входы установки первого регистра сдвига и накапливающего сумматора объединены между собой и являются входом управления цифрового фильтра, отличающийся тем, что, с целью повышения быстродействия, введены блок сравнения, входы которого подключены к параллельным выходам η регистров сдвига входного блока па20 ;мяти соответственно, η дополнительных блоков памяти, входы которых соединены с выходами блока сравнения, η мультиплексоров, информационные входы каждого из которых подключены к последовательным выходам η регистров сдвига входного блока памяти, а входы управления соединены с выходами соответствующих дополнительных блоков памяти, торых и ключены . . _ матора, первые входы ί-χ (где i=l,n) элементов И соединены с выходами i-x разрядов блока памяти коэффициентов, а вторые входы i-x элементов И подключены к выходам i-x мультиплексо- ров, вход синхронизации накапливаю-, щего сумматора соединен с тактовым выходом блока формирования тактовых импульсов, выход управления которого подключен к входам синхронизации дополнительных блоков памяти и к второму входу перемножителя, выполненного в виде постоянного запоминающего устройства.
2. Фильтр поп.1, отличающийся тем, что блок сравнения содержит η-1 компараторов, первые входы которых объединены и являются первым входом блока сравнения, а вторые входы η-l компараторов являются остальными η-l соответствующими входами блока сравнения и, п-2 групп элементов задержки, причем j-я (где j=l,п~2) группа элементов задержки состоит из j элементов задержки, выходы первых к (где к=1, п-3) элементов задержки (к+1)-й группы элементов за-, держки подключены к входам соответст35 вующих элементов задержки k-й группы, а входы элементов задержки (п-2)-й группы элементов задержки соединены с выходами п-2 компараторов, при этом выходы всех компараторов и элементов задержки всех групп элементов задержки являются η (п-1)/2 выходами блока сравнения.
SU853984504A 1985-12-03 1985-12-03 Цифровой фильтр SU1327281A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853984504A SU1327281A1 (ru) 1985-12-03 1985-12-03 Цифровой фильтр

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853984504A SU1327281A1 (ru) 1985-12-03 1985-12-03 Цифровой фильтр

Publications (1)

Publication Number Publication Date
SU1327281A1 true SU1327281A1 (ru) 1987-07-30

Family

ID=21208059

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853984504A SU1327281A1 (ru) 1985-12-03 1985-12-03 Цифровой фильтр

Country Status (1)

Country Link
SU (1) SU1327281A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1244786, кл. Н 03 Н 17/04, 1985. *

Similar Documents

Publication Publication Date Title
EP0158980B1 (en) Digital time base corrector
SU1327281A1 (ru) Цифровой фильтр
US4052605A (en) Interpolating non-recursive digital filter
US4285047A (en) Digital adder circuit with a plurality of 1-bit adders and improved carry means
SU1506525A1 (ru) Генератор случайного процесса
RU2042187C1 (ru) Устройство для формирования распределения равномерно целочисленных псевдослучайных величин
RU1788592C (ru) Устройство поиска псевдослучайной последовательности
SU1718218A1 (ru) Генератор последовательности случайных чисел
SU1141406A1 (ru) Устройство дл возведени в квадрат и извлечени квадратного корн
SU1658376A1 (ru) Рекурсивный цифровой фильтр
SU1372615A1 (ru) Делитель частоты с дробным переменным коэффициентом делени
SU1531172A1 (ru) Параллельный асинхронный регистр
SU1651244A1 (ru) Устройство дл определени временного положени центра импульсного сигнала
SU385283A1 (ru) Аналого-цифровой коррелятор
SU1513434A1 (ru) Устройство дл формировани цифровых последовательностей
SU1693612A1 (ru) Устройство дл выполнени быстрого преобразовани Уолша
SU1495786A1 (ru) Устройство дл умножени последовательных двоичных кодов
SU798902A1 (ru) Интегро-дифференциальный вычис-лиТЕль
SU1425846A1 (ru) Преобразователь кодов
SU1647591A1 (ru) Устройство дл обращени матриц
SU1012239A1 (ru) Устройство дл упор дочивани чисел
DE3265307D1 (en) Method of generating digital periodic time function signals
SU900317A1 (ru) Запоминающее устройство
SU1621033A1 (ru) Устройство дл умножени чисел с контролем
SU868756A1 (ru) Умножитель частоты