SU868756A1 - Умножитель частоты - Google Patents

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано, в частности в быстродействующих устройствах измерени  и преобразовани  число-импульсных сигналов. Известен умножитель частоты, содержащий формирователь, триггеры, генератор импульсов, элементы и гру пы элементов И, блок управлени , ре гистры, счетчики, элемент ИЛИ и бло вычитани  импульсов 1. Известен также умножитель частоты , содержащий формирователь, блок управлени , элементы и группы элементов И и ИЛИ, регистры, счетчики, делитель частоты, блок вычитани  и генератор .импульсов 2. Общим недостатком указанных умно жителей  вл етс  относительно узкий диапазон умножаемых частот. Наиболее близким к предлагаемому  вл етс  умножитель частоты, содержащий блок управлени , подключенный первым импульсным входом к шине вво умножаемой частоты, вторым импульсным входом - к первому выходу генер тора сетки частот, счетным выходом к счетному входу измерител  периода выходом обнулени  - ко входам обнулени  измерител  периода и основного управл емого генератора, а первым управл ющим выходом - к управл ющему входу основного регистра, соединенного входами первой группы разр дов с информационными выходами измерител  периода, управл ющий выход которого подключен к управл к цему входу основного управл емого генератора , соединенного входами опорных частот с выходами генератора сетки частот, и выключатель частоты, выход которого  вл етс  выходом умножител  частоты, а первый вход подключен к частотному выходу двоичного умножител , соединенного частотным входом с выходом вычитател  частот, а информационными входами - с выходами разр дов основного регистра, вход управлени  считыванием которого подключен к выходу блока сравнени  кодов, соединенного первой и второй группами входов с выходами разр дов основного регистра и с выходами измерител  периода соответственно, причем выход основного управл емого генератора подключен ко второму входу вычитател  частот и к третьему импульсному входу блока управлени  13 .

Недостатком известного умножител   вл етс  то, что запаздывание при умножении измен етс  в зависимости от значени  входной умножаемой частоты при переходе из ..одного ,поддиапазона у множаемых частот в другой (величина поддиапазона определ етс  двухкратным изменением частоты). При этом в точках перехода из одного поддиапазона в другой по вл етс  дополнительна  погрешность за счет несогласованности кода периода, формируемого в измерителе периода, и кода поддиапазона, формируемого в управл емом генераторе.

Цель изобретени  - повышение динамической точности, умножени .

Указанна  цель достигаетс  тем, что в умножитель частоты , содержащий блок управлени , подключенный первым импульсным входом к шине ввода умножаемой част-оты, вторым импульсным входом - к первому выходу генератора сетки чартот,счетным выходом - к счетному, входу измерител  периода, выходом обнулени  ко входам обнулени  измерител  периода и основного управл емого генератора , а первым управл ющим выходом к управл ющему входу основного регистра , с9единенного. входамипервой группы разр дов с информационньоми выходами измерител  периода, управл ющий выход которого подключен к управл ющему входу основного управл емогго генера тора, соединенного входами опорных частот с выходами генератора сетки частот, и вычитатель частоты,, выход которого  вл етс  выходом умножител  частоты, а первый вход подключен к частотному выходу двоичного умножител , соединенного частотным входом с выходом вычит.ател  частот, введены группа из .дополни-; тельных регистров (где п - количество частот, формируемых генератором сетки частот), узел формировани  задержки, формирователь импульсов и дополнительный управл емый генератор причем каждый () дополнительный регистр соединен выходами первой и второй групп разр дов соответственно со входами первой и второй групп разр дов (1+1)-го дополнительного регистра, а управл ющим входом - с (1+1)-ыгл управл ющим выходом блока управлени , причем (п-1)-ый дополнительны .й регистр подключен выходами первой группы разр дов к инфор ационным входам двоичного умножител , выходами второй группы разр дов - к информационным входам дополнительного управл емого генератор а управл ющим входом - к п-ому управл ющему выходу блока управлени , соединенного третьим импульсным входом с выходом формировател  импульсов , с первым управл ющим входом дво .ичного умножител  и со входом управлени  установкой кода дополнитель ,ного управл емого генератора, а группой из п информационных входов -с первой группой выходов основного управл емого генератора, подключенного второй группой выходов ко входам второй группы разр дов основного регистра, выходы первой и второй групп разр дов которого соединены соответственно со входами первой и второй групп разр дов первого дополнительного регистра, причем дополнительный yпpaвл e лый генератор подключен входами опорных частот к выходам генера тора сеткичастот, а выходом - ко второму входу вычитате5 л  частот, причем шина ввода умножаемой частоты соединена с сигнальным входом узла формировани  задержки , подключенного тактовым входом к соответствующему выходу генератора

0 сетки частот, а выходом - ко второму управл ющему входу двоичного умножител , соединенного управл ющим выходом со входом формировател  импульсов .

Кроме того, блок управлени  содержит группу из п дешифраторов, группу из (п+1)-го элементов ИЛИ,две группы по п последовательно соединенных формирователей, п групп по п элементов И и ключ, выход которого  вл етс  счетным выходом блока управлени , первый вход соединен со входом первого формировател  первой. группы формирователей, а первый и второй входы ключа  вл ютс  соответственно первым и вторым импульснш1и входами блока управлени , причем каждый i-ый () элемент И каждой j-ой- () группы элементов И подключен первым входом к выходу / , (/1 - k/+l)-ro формировател  первой группы формирователей (где/i - k/модуль разности) , а вторым вхог.ом к выходу j-ro дешифратора, соединенного входами с информационными входами блока управлени , причем каждый j-ый вход первого элемента ИЛИ подключен к выходу (n-j+l)-ro элемента Иj-oй группы элементов И, а

входы каждого k-ro. () элемента

ИЛИ соединены с выходами (k-l)-ыx элементов И всех групп элемен.тов И и с выходом (n-k+2)-ro формировател  второй группы формирователей,причем вход первого формировател  второй

5 группы формирователей  вл етс  третьим импульсным входом блока управлени , выход первого элемента ИЛИ  вл етс  выходом обнулени  блока управлени , а выход каждого К.-го (2i-kin)

0 элемента ИЛИ - (К.-1)-ым управл ющим

выходом блока управлени .

При этом двоичный умножитель содержит группу элементов И, элемент 5 ИЛИ, счетчик и регистр, входы разр дов которого  вл ютс  информационными входами двоичного умножител , управл ющий вход - первы л управл ющим входом двоичного умножител , а выходы разр дов подключены к первым входам элементов И, соединенных вторыми входами с выходами разр дов счетчика, счетный вход и вход обнулени  которого  вл ютс  соответственно частотным входом и вторым управл ющим входом двоичного умножител , а выход переполнени  -.управл ющим выходом двоичного умножител  причем выходы элементов И подключены ко входам элемента ИЛИ, выход которого  вл етс  частотным выходом двоичного умножител .

На фиг.1 показана блок-схема предлагаемого умножител ; на фиг.2 .структурна  схема блока управлени .

Умножитель частоты (фиг.1) содержит блок 1 управлени , подключенный первым импульсным входом 2 к шине ввода умножаемой частоты, вторым импульсным входом 3 - к первому выходу генератора 4 сетки частот, счетным выходом 5 - к .счетному входу измерител  6 периода, выходом 7 обнулени  - ко входам обнулени  измерител  6 и основного управл емого генератора 8, а первым управл ющим выходом 9 - к управл ющему входу основного регистра 10, Регистр 10 соединен входами первой группы разр дов с информационными выходами измерител  6, управл ющий выход которого подключен к управл ющему входу генератора 8, соединенного входами опорных , частот с выходами генератора 4.

Вычитатель 11 частот, выход которого  вл етс  выходом умножител  частоты , подключен первыгл входом к частотному выходу двоичного умножител  12, а вторьв.1 входом - с выходом дополнительного управл емого генератора 13. Выход вычитател  11 подключен к частотному входу двоичного умножител  12. Каждый i-ый () дополнительный регистр 14 (где а-количество частот, формируемых генератором 4) соединен выходами первой и второй групп разр дов соответственно со входами первой и второй групп разр дов (i+l)-ro дополнительного регистра 14, а управл ющим входом - с (1+1)-ыгл управл ющим выходом 9 блока 1 управлени , причем (п-1)-ый дополнительный регистр 14 подключен выходами первой группы разр дов к информационным входам двоичного умножител  12, выходами второй группы разр дов - к информационным входам генератора 13, а упрал ющим входом - к п-ому управл ющему выходу 9 блока 1 управлени .

Блок 1 соединен третьим импульсным входом 15 с выходом формировател  16 импульсов, с первым управл ющим входом двоичного умножител  12

и со входом управлени  установкой кода генератора 13, а группой из 12-ти информационных входов 17 с первой группой выходов генератора 8. Генератор 8 подключен второй группой выходов ко входам второй группы разр дов регистра 10, выходы первой и второй группы разр дов которого соединены соответственно со входами первой и второй групп разр дов первого дополнительного регистра 14.

0 Генератор 13 подключен входами опорных частот к выходам генератора 4. Шина ввода умножаемой частоты соединена с сигнальным входом узла 18 формировани  задержки, подключенного

5 тактовым входом к соответствующему выходу генератора 4, а выходом - ко второму управл ющему входу двоичного умножител  12, соединенного управл ющим выходом со входом формировате0 л  16 импульсов.

Двоичный умножитель 12 содержит группу элементов И 19, элемент ИЛИ 20, счетчик 21 и регистр 22, входы разр дов которого  вл ютс  информационными входами умножител  12, уп5 равл ющий вход - первым управл ющим входом умножител  12, а выходы разр дов подключены к первым входам элементов И 19. Вторые входы элементов И 19 соединены с выходами разD р дов счетчика 21, счетный вход и выход обнулени  которого  вл ютс  соответственно частотным входом и вторым управл ющим входом умножител  12, а выход переполнени  - управ5 л ющим выходом умножител  12. Выходы элементов И 19 подключены ко входам элемента ИЛИ 20, выход которого  вл етс  частотным выходом умножител  12, Блок 1 управлени  (фиг.2)

0 :содержит группу из п дешифраторов 23, п групп по п элементов И 24, группу из (п+1)-ых элементов ИЛИ 25, первую группу из п последовательно соединенных формирователей 26, вторую группу из п последовательно

5 соединенных .формирователей 27 и ключ 28, выход которого  вл етс  счетным выходом 5 блока 1, первый вход соединен со входом первого формировател  26-1 первой группы формирователей, а

0 первый и второй входы ключа  вл ютс  соответственно первым и вторым импульснь1ми входами. 2 и 3 блока 1.

Каждый i-ый i() элемент li 24 4саждой j ой () группы элементов

5 И подключен первым входом к выходу (/i-k/+l)-ro формировател  первой группы формирователей 26 (где/i-k/модуль разности), а вторым входом к выходу j-ro дешифратора 23, сое0 диненного входами с информационными входами 17 блока 1. Каждый j-ый вход первого элемента ИЛИ 25-1 подключен к выходу (n-j+l)-ro элемента И j-ой группы элементов И 24, а выходы каждого К.-го (24kin) элемента ИЛИ 25.

5 . соединены с выходами (К-1)-ых элемен тов И всех групп элементов И 24 и с выходом {n-k+2)-го формировател  второй группы формирователей 27, Выход первого формировател  2,7-1 второ группы формирователей  вл етс  .треть им импульсным входом 15 блока 1, выход первого элемента ИЛИ 25-1 - выхо , дом 7 обнулени  блока 1, а выход каж дого к-го (2ik4n) элемента ИЛИ 25 (К-1)-ым управл ющим выходом 9 блока 1. Умножитель работает следующим образом . Импульсна  последовательность с частотой .fx где fKt«in Xwa4s соответственно минимальное и максимальное значение умножае мой частоты, поступает на вход 2 блока 1 управлени , где подаетс  на первый вход клю ча 28 (фиг.2) и вход первого формировател  26-1. На врем , равное длительности входного импульса Гу , ключ 28 закрываетс , а на выходах первой группы формирователей 26 последовательно формируютс  п сдвинутых во времени импульсов, которые прохог д т на управл ющие выходы 9 через соответствующую группу открытых элементов И 24, управл емых по вторым входам сигналами с группы дешифраторов 23, Каждый дешифратор . данной группы настроен на код определенного .поддиапазона и включение одного из них,в момент окончани  периода Т входной частоты обеспечивает соответствующее распределение сигналов на выходах 9 блока 1 управлени . Распррделение информации в регистре 10 и группе дополнительных регистров 14 происходит следующим образом. Допустим, что в регистре 22 двоич ного умножител  12 находитс  код соответствующий максимальному периоду входной частоты f у . Если при .этом частота fх на входе умножител  резко измен етс  - увеличиваетс  до к MdKc. то к моменту окончани  развертки кода М сцссВ измерителе 6 периода последовательно формируетс  р д Ni кодовых эквивалентов входной частоты, число которых равно численному значению динамического диапазон умножител . В моменты окончани  каждого из периодов Tjj,- срабатывает дешифратор 23-п, настроенный на код поддиапазона, к которому относитс  f к (Лаке- Дешифратор 23-п управл ет соответствующей п-ой группой элементов И 24. При этом первым импульсом на выходах 9 содержимое предпоследнего (n-l)-ro дополнительного регистра 14 группы переписывает с  в последний п-ый регистр 14, вторым импульсом содержимое (п-2)-го регистра 14 переписываетс  в (п-1)ый регистр 14 и так далее. Пocлeдни , импульсом на выходах 9 содержимое счетчиков измерител  6 периода и управл емого генератора 8 переписываетс  в регистр 10. После этого импульс обнулени , формируемый на выходе элемента ИЛИ 25-1 с задержкой относительно последнего импульса с выходов 9, устанавливает счетчикиг измерител  6 периода и управл емого генератора 10 в нулевое состо ние. Таким образом, к моменту окончани  развертки кода периода минимальной частоты ,„в регистрах 10 и 14 хран тс  коды, соответствующие хмокс-В момент окончани  развертки Кода .,j.B двоичном умножителе 12 на вы- ходе переполнени  счетчика 21 формируетс  сигнал, поступающий на формирователь 16. Импульсом с выхода последнего содержимое из последнего дополнительного регистра 14 переписываетс  в регистр 22 двоичного умножител  12 и в регистр дополнительного управл емого генератора 13. Причем в регистр 22 двоичного умножител  12 записываетс  код периода входной частоты ff ,а в регистр дополнительного управл емого генератора 13 код , соответствующий номеру поддиапазона . С выхода формировател  16 импульс поступает также на вход 15 формирователей 27. Иглпульсы с выходов последних проход т через элементы ИЛИ 25 на выходы 9 блока 1. При этом первым им- пульсом содержимое (п-1)-го регистра 14 переписываетс  в п-ый регистр 14, вторым импульсом содержимое (п-2) регистра 14 переписываетс  в (п-1)-ый регистр 14 и так далее. Последним импульсом содержимое из регистра 10 переписываетс  в первый регистр 14. Если предположить, что частота f на входе умножител  резко измен етс  в противоположную сторону и стает равной fx WVIH , то работа устройства осуществл етс  следующим образом. / До момента окончани  кодировани  периода Т)(Qjg Bxoдной частоты в двоичном умножителе 12 происходит последовательна  развертка содержимого регистров 10 и 14. В момент окончани  кодировани  Тхмакс счетчике измерител  6 периода содержитс  кодовый эквивалент периода,, в счетчике управл емого генератора 8 - код номера по,цциапазона, а регистры 10 и 14 условно очищены. Дешифратор 23-1, настроенный на поддиапазон, к которому относитс  частота включает первую группу элементов И 24. Импульсы, формируемые в момент окончани  текущего периода первой группой формирователей 26, проход т через соответствующие элементы И 24

ИЛИ 25 на выходы 9 блока 1. Первый импульс переписывает содержимое счетчиков измерител  б периода и счетчик управл емого генератора 8 частоты в регистр 10. Второй импульс содержимое регистра 10 переписывает в первы из дополнительна регистров 14 и так далее. Последним импульсом содержимое из (п-1)-го регистра 14 переписываетс  в п-ыП регистр 14. Содержимое п-го регистра 14 сигналом с выхо да формировател  16, по вл ющегос  в момент окончани  развертки кода предыдущего периода, переписываетс  в регистры двоичного умножител  12 и дополнительного управл емого генерат ра 4.

В общем случае логика работы блока 1 управлени  такова, что содержимое счетчиков измерител  6 периода и управл емого генератора 8 частоты сигналами выходов 9 блока 1 (распределение которых определ етс  номером сработавшег-о дешифратора 23 блока 1 управлени ) заноситс  в регистр с номером/ равным номеру поддиапазона. Таким образом, предлагаемый умножитель частоты обеспечивает полную развертку, каждого кода текущего периода в случа х резких изменений частоты на входе умножител , что и исклчает динамическую погрешность.

Дл  синхронизации работы умножител  в него, введен узел 18 формировани задержки, состо щий,в общем случае, из пересчетного элемента, формировател  и ключа, i-bin импульс входной частоты f)( открывает ключ, через который на вход пересчетного элемента с выхода генератора 4 сетки частот поступают импульсы тактовой частоты .fg. Коэффициент пересчета k пересчетного элемента и период TQ тактовой частоты выбираютс  из услови 

kTo TX .o

Таким . образом, через врем , равное г на выходе пересчетного элемента -формируетс  сигнал, поступающий на вход формировател . С выхода последнего импульс поступает на вход обнулени  счетчика 21 двоичного умножител  12 и на сброс ключа узла 18. Ключ закрываетс , но первым же после этого импульсом частоты fx он открываетс  вновь.

При синхронной работе умножител  импульс, формируемый узлом 18 формировани  задержки, совпадает с моментом обнулени  счетчика 21 двоичного умножител  12 и подтверждает состо ние счетчика. При нарушении синхрони зации работы умножител , что может

произойти за счет сбо  одного из регистров 10 и 14, импульс с выхода

узла 18 формировани  задержки вводит умножитель в синхронизм, что обеспечивает надежную работу умножител .

Таким образом, предлагаемый умножитель частоты позвол ет по сравнению с известным за счет введени  новых узлов и св зей увеличить динамическую точность умножени  и расширить динамический диапазон изменени  входного сигнала.

Формула изобретени 

1. Умножитель частоты, содержащий блок управлени , подключенный первым импульсным входом к шине ввод умножаемой частоты, вторым импульсным входом - к первому выходу генератора сетки частот, счетным выходом - к счетному входу- измерител  периода, выходом обнулен-и  - ко входам обнулени  измерител  периода и основного управл емого генератора, а первым управл ющим выходом - к управл ющему входу основного регистра, соединеного входами первой группы разр дов с информационньл ти выходами измерител  периода, управл ющий выход которого подключен к управл гащему входу основного управл емого генератора, соединенного входами опорных частот с выходами генератора сетки частот, и вычитатель частоты, выход которого  вл етс  выходом умножител  частоты, а первый вход подключен к частотному выходу двоичного умножител , соединенного частотным входом G выходом вычитател  частот, отличающий -с   тем, что, с целью повышени динамической точности умножени , в него введены группа из (п-1)-го дополнительных регистров (где п - количество частот, формируемых генератором сетки частот), узел формировани  задержки, формирователь импульсов и дополнительный управл емый генератор , причем каждый i- и ( дополнительный регистр соединен выходами первой и второй групп разр дов соответственно со входами первой и второй групп разр дов (1+1)-го дополнительного регистра, а управл ющим входом - с (1+1)-ым управл ющим выходом блока управлени , причем (п-1)-ый дополнительный регистр подключен выходами первой группы разр дов к информационным входам двоичного умножител , выходами второй группы разр дов - к информационным входам дополнительного управл емого генератора, а управл ющим входом - к п-ому управл ющему выходу блока управлени , соединенного третьим импульным входом с выходом формировател  импульсов, с первым управл ющим входом двоичного умножител  и со входом управлени  установкой кода допол- нительного управл емого генератора, а группой из п информационных входов с первой группой выходов основного управл емого генератора, подключеннего второй группой выходов ко входам второй группы разр дов основного регистра, выходы первой и второй групп разр дов которого соединены соответственно со входами первой и второй групп разр дов перво о дополнительного регистра, причем дополнительный управл емый генератор подключен входами опорных частот к, выходам генератора сетки частот, а выходом - ко второму входу вычитател  частот, причем шина ввода умно жаемой частоты соединена с сигнальным входом узла формирование задержки , подключенного тактовым входом к соответствующему выходу генератора сетки частот, а выходом - ко второму управл ющему входу двоичного умножител , соединенного управл ющим выходом со входом формировател  импульсов .

2. Умножитель по п.1, отличающийс  тем, что блок управлени  содержит группу из п дешифраторов , группу из- (п+1)-го элементов ИЛИ, две группы по п последовательно соединенных формирователей, п групп по п элементов И и ключ, выхо которого  вл етс  счетньзм выходом блока управлени , первый вход соединен со входом первого формировател  первой группы формирователей, а первый и второй входы ключа  вл ютс  соответстйенно первым и.вторым импульсными входами блока управлени , причем каждый i-ый (l$i$n) элемент каждой j-ой (14jin) группы элементов И Подключен первым входом к выходу {/i-kl+l)-ro формировател  первой группы формирователей (где / i-k/модуль разности), а вторым входом к выходу j-ro дешифратора, соединенного входами с информационными вхо .дами блока управлени , причем каждый j-ый вход первого элемента ИЛИ подключен к выходу (п-j+r)-ro. элемента И j-ой группы элементов И, входы

каждого к -го (24k«n) ИЛИ соединены с выходами {К-1)-ых элементов И всех групп элементов И и с выходом (n-k+2)-ro формировател  второй группы формирователей, приче вход первого формировател  второй группы формирователей  вл етс  третим импульсным входом блока управлени , выход первого элемента ИЛИ  вл етс  рыходом обнулени  блока управлени , а выход каждого к -го (2ik4n) элемента ИЛИ - (к-1)-ым управл ющим выходом блока управлени .

3, Умножитель по п.1, о т л и чающийс тем, что двоичный умножитель содержит группу элементов И, элемент ИЛИ, счетчик и регис входы разр дов которого  вл ютс  информационными входами двоичного умножител , управл ющий вход - первым управл ющим входом двоичного умножител , а выходы разр дов подключены к первым входам элементов И соединенных вторыми входами с выходами разр дов счетчика, счетный вхо и вход обнулени  которого  вл ютс  соответственно частотным входом и вторым управл ющим входом двоичного умножител , а выход переполнени  управл ющим выходом двоичного умножител , причем выходы элементов И подключены ко входам элемента ИЛИ, выход которого  вл етс  частотным выходом двоичного умножител .

Источники информации, прин тые во внимание при экспертизе

свидетельство СССР Об F 7/52, 1969. свидетельство СССР 06 F 7/52, 1970. свидетельство СССР 03 К 5/00, 1969

Фи1.2

Claims (3)

1. Формула изобретения

   1. Умножитель частоты, содержащий блок управления, подключенный первым импульсным входом к шине ввода умножаемой частоты,, вторым импульсным входом - к первому выходу генератора сетки частот, счетным выходом - к счетному входу измерителя периода, •выходом обнуления - ко входам обнуления измерителя периода и основного управляемого генератора, а первым управляющим выходом - к'управляющему входу основного регистра, соединен· ного входами первой группы разрядов с информационными выходами измерителя периода, управляющий выход которого подключен к управляющему входу основного управляемого генератора, соединенного входами опорных частот с выходами генератора сетки частот, и вычитатель частоты, выход которого является выходом умножителя частоты, а первый вход подключен к частотному выходу двоичного умножителя, соединенного частотным входом g выходом вычитателя частот, отличающийся тем, что, с целью повышения динамической точности умножения, в него введены группа из (η—1)-го дополнительных регистров (где η - количество частот, формируемых генератором сетки частот), узел формирования задержки, формирователь импульсов и дополнительный управляемый генератор, причем каждый i— й (l^i<n—1) дополнительный регистр соединен выходами первой и второй групп разрядов соответственно со входами первой и второй групп разрядов (i+l)-ro дополнительного регистра, а управляющим входом - с (И-1)-ым управляющим выходом блока управления, причем (п—1)-ый дополнительный регистр подключен выходами первой группы разрядов к информационным входам двоичного умножителя, выходами второй группы разрядов - к информационным входам дополнительного управляемого генератора, а управляющим входом - к η-ому управляющему выходу блока управления, соединенного третьим импульсным входом с выходом формирователя импульсов, с первым управляющим входом двоичного умножителя и со входом управления установкой кода дополнительного управляемого генератора, а группой из η информационных входовс первой группой выходов основного ^с управляемого генератора, подключеннего второй группой выходов ко вхо дам второй группы разрядов основного регистра, выходы первой и второй групп разрядов которого соединены соответственно со входами первой и второй групп разрядов первого дополнительного регистра, причем дополнительный управляемый генератор подключен входами опорных частот к, выходам генератора сетки частот, а выходом - ко второму входу вычитателя частот, причем шина ввода умножаемой частоты соединена с сигнальным входом узла формирование задержки, подключенного тактовым йходом к соответствующему выходу генератора сетки частот, а выходом - ко второму управляющему входу двоичного умножителя, соединенного управляющим выходом со входом формирователя импульсов .
2. 2. Умножитель по п.1, отличающийся тем, что блок управления содержит группу из η дешифраторов, группу из- (п+1)-го элементов. ИЛИ, две группы по η последовательно соединенных формирователей, η групп по η элементов И и ключ, выход которого является счетным выходом блока управления, первый вход соединен со входом первого формирователя первой группы формирователей, а первый и второй входы ключа являются соответстйенно первым и вторым импульсными входами блока управления, причем каждый 1-ый (l$isn) элемент И каждой j-ой (lij^n) группы элементов И подключен первым входом к выходу (/i-kf+l)-ro формирователя первой группы формирователей (где I i-kiмодуль разности), а вторым входом к выходу j-го дешифратора, соединенного входами с информационными вхо- • дами блока управления, причем каждый; j-ый вход первого элемента ИЛИ подключен к выходу (n—j + lj-ro. элемента , И j-ой группы элементов И, входы каждого к -го (2«к«п) элемента ИЛИ’ 'соединены с выходами (к-1)-ых эле- > ментов И всех групп элементов И и с выходом (п—к+2)-го формирователя второй группы формирователей, причем вход первого формирователя второй группы формирователей является третьим импульсным входом блока управления, выход первого элемента ИЛИ является выходом обнуления блока управления, а выход каждого к -го (2ik^n) элемента ИЛИ - (к-1)-ым управляющим выходом блока управления.
3. 3, Умножитель по п.1, о т л и чающий с я тем, что двоичный умножитель содержит группу элементов И, элемент ИЛИ, счетчик и регистр входы разрядов которого являются информационными входами двоичного умножителя, управляющий вход - первым управляющим входом двоичного умножителя, а выходы разрядов подключены к первым входам элементов И, соединенных вторыми входами с выходами разрядов счетчика, счетный вход и вход обнулёния которого являются соответственно частотным входом и вторым управляющим входом двоичного умножителя, а выход переполнения управляющим выходом двоичного умножителя, причем выходы элементов И подключены ко входам элемента ИЛИ, выход которого является частотным выходом двоичного умножителя.