SU1345305A1 - Умножитель частоты следовани импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Устр-во содержит г-р 1 эталонной частоты, ключи 5, 6, счетчики 8 и 9, делитель 11 частоты, регистр 12 пам ти, управл емый делитель 16 частоты, формирователь I7 импульсов. Дл  повышени  быстродействи  введены эл-ты 2-4 задержки, триггеры 13-15 и э-лт ИЛИ 10. I ил. (Л со «i сд о: о сд

Description

1

Изобретение относитс  к импульсной технике и может найти применение в устройствах частотно-импульсной и цифровой обработки информации.

Цель изобретени  - повышение быстродействи  .

На чертеже представлена функциональна  схема умножител  часто ты следовани  импульсов.

Умножитель частоты следовани  импульсов содержит генератор 1 эталонной частоты, первый - третий элементы 2 - 4 задержки, первый - третий

ключи 5-7, первый 8 и второй 9 счет-15 из первого счетчика 8.

чики, элемент ИЛИ 10, делитель 11 частоты, регистр 12 пам ти, первый - третий триггеры 13 - 15, управл емый делитель 16 частоты, формирователь 17 импульсов.

Умножитель частоты следовани  импульсов работает следующим образом.

После включени  питани  подают импульс начальной установки, который проходит через элемент ИЛИ 10 и приводит в исходное состо ние первый 13 и второй 14 триггеры. Кроме того, этим же импульсом обеспечиваетс  установка в ноль третьего триггера 15, первого счетчика 8, регистра 12 - в исходное состо ние делител  11 частоты с коэф(1)ициентом делени , равного произведению коэффициентов К и Н дву7с делителей, вход щих в его состав , а. также производитс  запись кода числа Н-1 во второй счетчик 9 и кода все единицы в управл емый де- лите.пь 16 частоты.

Первый -MnyjK.-c входной последовательности опрокддывает первый триггер 13 и разрешает выдачу импульсов с выхода генератора 1 через второй ключ 6 на вход делител  11 частоты, а, кроме того, поступает и на вход счетчика 9, Второй и последующие им- пу.тшсы входной последовательноеTI, следующие с интерзалом Т , ф Пчсируют с  вторым счетчиком 9, а 1- шульсы генератора 1 продогокают поступать через второй клзоч 6 и дeлитeJ ь I 1 частоты на счетчика 8.

С приходом Н--ГО имг ульса входной последовательности на выходе переполнени  второго счетчика. 9 формлруетсх импульс, который разрешает перезапис в регистр 12 кода первого счет чика 8 и опрокидывает второй триггер 14, разрешает выдачу импульсов генератора через первый ключ 5 па вход уиА53052

равл емого делител  16 частоты. Затем импульс переполнени  второго счетчика 9, задержанный первым элементом 2, производит запись кода числа Н в второй счетчик 9, а задержанный вторым элементом 3, обнул ет первый счетчик 8 и при наличии единичного уровн  на выходе делител  11 посту- 10 пает через третий ключ 7 на вход

третьего триггера 15. По перепаду выходного сигнала третьего триггера 15 из 1 в О в регистре 12 на единицу, увеличиваетс  код, записанный в него

Таким образом в течение -временного интервала Т, длительность которого равна произведению Н импульсов на период Т., их следовани , на вход делител  11 поступает

5

Н, Н

Т,/Т

(1)

импульсов генератора 1 с периодом следовани  Тд. При этом в первом счетчике 8 будет зафиксирован код целой части отношени 

,/T.H Kj ,/T. .,,(2) а в делителе 11 - код дробной части.

т.е.

К - ,/T,. ,

о

В итоге, в момент переполнени  второго счетчика 9 вычисленный

(3)

код

числа H,j, по результатам измерени  интервала с погрешностью t То, пропорциональный длительности Т периода выходных импульсов, переписываетс  из первого счетчика 8 в регистр 12, а дробна  часть Н- фиксируетс  Б делителе 1 1 частоты..

5

0

0

Затем через интервал, равный пор дка О.ЗТр(врем  задержки используемых элементов задержки выбрано 0,5 Т, начинаетс  измерение очеред- ного интервала Т и воспроизведение пос.педовательности выходных импульсов с периодом TI, Причем первый же импу.пьс генератора 1 , поступивший через первый ключ 5 на вход управл емого делител  16, вызьшает его переполнение , в результате чего на его выходе формируетс  короткий импульс, который поступает на выход умножител  частоты следовани  импульсов, а также через третий элемент 4 задержки на второй управл ющий вход регистра 12 д.т  считывани  кода числа Н из регистра 12 в управл емый делите .пъ 1 6,

Таким образом, смена кода периода выходной последовательности имиуль- сов происходит только после формировани  выходного импульса, а преобразуемый и преобразованный периоды св заны (с учетом задержки на врем 

Т) зависимостью

) T/KCt-T)

в то врем  как у устройства-прототипа не обеспечиваетс  отслеживани  за изменением средней величины периода входной последовательности.

Кроме того, вычисл етс  значение Н, в момент завершени  измерени  Т,, т.е. ), с ошибкой округлени  HjCTj), подчин ющейс  закону равномерного распределени  с математическим ожиданием -0,5 Т . При повторном вычислении Н2(2Т) с учетом отсутстви  сброса в ноль делител  11 по истечении времени Т можно записать

Н Г2Т - Tjl(2T)(Tii) К-Н.Т,

- Hj(2T)/K-H.-T,. (5) Отсюда видно, что ошибки округлени  при вычислении текущего значени  Hj, учитываютс  с противоположными знаками, а это значит, что преобразование периода входной последователности импульсов обеспечиваетс  с высокой точностью.

В дальнейшем режим вычислени  Т, согласно (2), не .отличаетс  от описанного . При этом (в отличии от прототипа ) одновременно с воспроизведением выходной последовательности им35 второго триггера, выкод которого соединен с вторым входом первого ключа, выход формировател  импульсов соединен с вторым установочным входом первого триггера и сигнальным входом

пульсов выполн ют измерение очередно„ ,40 второго счетчика, установочный вход

го интервала Т дл  вычислени  после-

которого соединен с выходом первого

дующего значени  Т, воспроизведение которого начинаетс  по истечении Т.

В том случае, если вычисл емое значение тшриода Т превысит максимальное расчетное - на выходе первого счетчика 8 формируетс  импульс переполнени . Этот импульс поступает через элемент ИЛИ 10 на входы первого и второго триггеров 13, 14, закрываютс  первый и второй ключи 5 и 6 и тем самым прекращаетс  формирование выходной последовательности. Кроме того, ЭТОТ же импульс воздейэлемента задерлжи, выход первого триггера соединен с вторым входом второго ключа, разр дные выходы регистра

пам ти соединены с соответствующими разр дными входами управл емого делител  частоты, выход которого соединен с входом третьего элемента за-, держки, разр дные выходы первого счет50 чика соединены с соответствующими разр дными входами регистра пам ти, сигнальный вход которого соединен с выходом третьего триггера, второй управл ющий вход регистра пам ти соедиствует точно так же, как и сигнал на- 5 нен с выходом третьего элемента за- чальной установки, т.е. умножитель держки, вькод второго элемента за- частоты следовани  импульсов подго- держки соединен с установочным входом товлен к началу формировани  T. первого счетчика и первым входом

5

10

15

Формула и 3 о б р е т е и и  

Умножитель частоты следовани  импульсов , содержащий формирователь импульсов , первый и второй счетчики, регистр пам ти, первый, BTOpoii и третий ключи, правл емый делитель частоты и генератор эталонной частоты, выход которого соединен с входом синхронизации формировател  импульсов и с первыми входами первого и второго ключей, при этом выходы первого и второго ключей соединены соответственно- с сигнальным входом и входом делител  частоты,выход которого соединен с входом первого счетчика, сигнальный вход формировател  импульсов  вл етс  входом з множаемого сигнала умножител  частоты следовани  импульсов , отличающийс  тем, что, с целью повышени  быстродействи  введены первый, второй и третий элементы задержки, первый, второй и тре тий триггеры и элемент ИЛИ, первый вход которого соединен с выходом переполнени  первого счетчика, а выход элемента ИЛИ соединен с первыми установочными входами первого и второго триггеров, выход переполнени  второго счетчика соединен с входами первого и второго элементов задержки, с первым управл ющим входом регистра пам ти и вторым установочным входом

35 второго триггера, выкод которого соединен с вторым входом первого ключа, выход формировател  импульсов соединен с вторым установочным входом первого триггера и сигнальным входом

20

30

элемента задерлжи, выход первого триггера соединен с вторым входом второго ключа, разр дные выходы регистра

пам ти соединены с соответствующими разр дными входами управл емого делител  частоты, выход которого соединен с входом третьего элемента за-, держки, разр дные выходы первого счетчика соединены с соответствующими разр дными входами регистра пам ти, сигнальный вход которого соединен с выходом третьего триггера, второй упS1345305в

третьего ключа, второй вход которо- етс  входом сигнала начальной уста- го соединен с выходом делител  час- новки умножител  частоты следовани  тоты, а выход третьего ключа соеди- импульсов, третий вход третьего эле- нен со счетным входом третьего триг мента задержки  вл етс  выходом умно- гера, второй вход элемента ИЛИ  вл - жител  частоты следовани  импульсов.

Claims (1)

1. Формула и з о б р е т е н и я

   Умножитель частоты следования импульсов, содержащий формирователь импульсов, первый и второй счетчики, регистр памяти, первый, второй и третий ключи, управляемый делитель частоты и генератор эталонной частоты, О выход которого соединен с входом синхронизации формирователя импульсов и с первыми входами первого и второго ключей, при этом выходы первого и второго ключей соединены соответст⁵ венно-' с сигнальным входом и входом делителя частотьцвыход которого соединен с входом первого счетчика, сигнальный вход формирователя импульсов является входом умножаемого сигнала О умножителя частоты следования импульсов, отличающийся тем, что, с целью повышения быстродействия_г введены первый, второй и третий элементы задержки, первый, второй и треС тий триггеры и элемент ИЛИ, первый вход которого соединен с выходом переполнения первого счетчика, а выход элемента ИЛИ соединен с первыми установочными входами первого и второго триггеров, выход переполнения второго счетчика соединен с входами первого и второго элементов задержки, с первым управляющим входом регистра памяти и вторым установочным входом 35 второго триггера, выход которого соединен с вторым входом первого ключа, выход формирователя импульсов соединен с вторым установочным входом первого триггера и сигнальным входом 40 второго счетчика, установочный вход которого соединен с выходом первого элемента задержки, выход первого триггера соединен с вторым входом второго ключа, разрядные выходы регистра 45 памяти соединены с. соответствующими разрядными входами управляемого делителя частоты, выход которого соединен с входом третьего элемента за-, держки, разрядные выходы первого счет50 чика соединены с соответствующими разрядными входами регистра памяти, сигнальный вход которого соединен с выходом третьего триггера, второй управляющий вход регистра памяти соеди55 ней с выходом третьего элемента задержки, выход второго элемента задержки соединен с установочным входом первого счетчика и первым входом третьего ключа, второй вход которого соединен с выходом делителя частоты, а выход третьего ключа соединен со счетным входом третьего триггера, второй вход элемента ИЛИ явля ется входом сигнала начальной установки умножителя частоты следования импульсов, третий вход третьего элемента задержки является выходом умно жителя частоты следования импульсов.