I 3j6peTeHHe относитс к измерительной технике, автоматике и может быть испопьзовано в измерител х частоты, в сисугемах регулировани с частотными оатчиками и цругик устройствах дл умножени частоты. Известно устройство дл умножени частоты слецовани импульсов, соцержащее управл ющий блок, вкоачой формиро ватель импульсов, генератор опорной частоты, делитель частоты, блок умножени и блок коррекции , Оцнако устройство характеризуетс недостаточно высокой точностью умножени . Наиболее близким по технической сущности к предлагаемому вл етс ус ойство цл умножени частоты следовани импульсов, содержащее управл ющий блок, первый выход которого соединен с установочным входом делител частоты, генератор опорной частоты выход которого подключен к входу делител частоты, бпок умножени , cooros 11шй из элемента ИЛИ, первого счетчика ра дные выходы которого соединены с входами запоминающего регистра и посл довательно соесиненных элемента перено са, второго счетчика и элемента И, выход которого соединен спервым входом элемента ИЛИ, второй вход которого объединен с установочным входом перво го счетчика импульсов и подключен к первому выходу управл ющего блока, а выход - к управЛ5пощему входу блока переноса, лри этом вход первого счетчика импульсов соепинен с выходом делител частоты, управл ющий вход запоминающего регистра - с вторым выходом управл ющего блока, и блок коррекции, состо щий из элемента И и последовательно соединенных элемента переноса, счетчика и элемента ИЛИ, выход которого подключен к первому входу элемента И, причем вход счетчика импульсов блока коррекции соединен с выходом элемента И, а разр дные выходы делител частоты подключены к входам элемента переноса блока KOI рекиии , упрбшп ющий вход которого соединен с вторым выходом, управл ющего блока, сумматор, первые входы которого соединены с разр дньши выходами запоминающего регистра, вторые входы генератора опорной частоты, а выход подключен к входу управл ющего блока, причем выход генератора опорной частоты соединен со счетным входом второго подключены к щине логического нул , кроме младщего,разр да, соединенного с выходом элемента умножени и синхронизатор, входы которого соединены с щиной частоты и с выходом счетчика, а второй вход элемента И блока коррекции подключен к выходу эл&мента ИЛИ блока умножени 2 . Однако устройство характеризуетс недостаточно высокой точностью умножени из-за возникновени динамической оимбки умножени при увеличении умножаемой частоты, выраженной в изменении коэффициента умножени за счет пропусков импульсов выходной последователь. ности. Это св зано с тем, что (V.+ 1)- последовательность выходных импульсов формируетс из У. -го периода входной частоты и при увеличении входной частоты (К + 1)-й период будет меньщеК-го периода умножаемой частоты. Кроме того, ограниченные функциональ: ные возможности, так как. известное устройство дл умножени частоты рабо тоспособно в ограниченном диапазоне входных частот от,. j - aoipx.tnax и неработоспособйо в диапазоне входных частот о-iax.min. Цель изобретени - повыщение точности умножени и расщирение функциональных возможностей за счет .обеспечени возможности умножени частоты следовани импульсов в области низких частот . Поставленна цель достигаетс тем, что в устройство дл умножени частоты следовани импульсов, содержащее блок коррекции, состо щий из последовательно соединенных элемента переноса, счетчика импульсов, элемента ИЛИ и элемента И, выход которого подключен к счетному входу счетчика импульсов , блок умножени , состо щий из последовательно соединенных первого (иетчика импульсов, запоминающего регистра, сумматора, элемента переноса , второго счетчика импульсов, элемента И и элемента ИЛИ, выход которого подключен к управл ющему входу элемента переноса и к второму входу элемента И, блока коррекции, первый вход которого соединен с входом младшего разр да сумматора, блока умножени , втора группа входов которого соединена с шиной логического нул , синхронизатор, первый вход которого 3 10 поцкпючен к вхоцной шине, второйвхоц к первому выхоцу генератора опорной частоты, а выхоц - к первому вхоцу бпока управлени , первый выхоц которо. го с установочными вкоцами цепитеп частоты и первого счетчика импутгъсов бпока умножени , счетный .вхоа которог соединен с выхоцом целитеп частоты, разр аные выхоцы которого соединены с разр дными входами элемента переноса блока коррекции, управл ющий вход которого поцкпючен к второму выходу бпока управлени и управл ющему входу запоминающего регистра бпока умножени , введены элемент совпадени и в блок умножени дополнительный элемент И, элемент запрета и делитель частоты, установочный вход которо- . го подключен к второму выходу бпока управлени , вход - к первому вхоцу элемента ИЛИ блока умножени , второй вход которого соединен с первым входом бп ка управлени ,второй вход которого соедин с вторым выходом генератора опорной част ты,а выкод целител частоты лока умноже ни соединен с первым входом .допопнитепьного элемента И этого бпок второй вхоц которого соединен с вторым входом синхронизатора и первым входом элемента совпадени , второй вхоц ко . торогосоединен с выходом элемента запрета, блока умножени , разр дные входы которого соединены с выходами . первого счетчика импульсов этого же бпока. На чертеже представлена структурна схема устройства. Устройство содержит синхронизатор блок 2 управлени , генератор 3 опорной частоты, целитель 5 частоты, элемент 4 совпадени , блок 6 коррекци и бпок 7 умножени . Блок 6 коррекции состоит из элемента И 8, элемента 9 переноса,, счетчика 10 импульсов, эпе- мента ИЛИ 11. Бпок 7 умножени состоит из элемента 12 запрета, делител 13 частоты , элемента ИЛИ L4, счетчиков 15 и 16 импульсов, запоминающего регистра 17, сумматора 18, эпемента 1 переноса, элемента И 20 и дополнитеш кого элемента И 21. Делитель 5, делитель 13 и счетчик вл ютс двоичными суммирующими cчeтчикa tи, счетчик 10 и счетчик 16 вп кл-с вычитающими двоичными cqei 8 Устройство работает следующим образом. Импульсы умножаемой частоты поступают на вход синхронизатора 1. При этом, , каждым входным импульсом со сдвигом на интервал времени О по вл етс импульс, совпадающий во времени с одним из импульсов эталонной частоты i, . д2 поступающей на вхоц блока 2. Блок 2 на каждый импульс синхронизатора формирует два импульса, разн&сГенных во времени. Длительность этик импульсов -, определ етс частотой ioi (2-4)io2 Импульсы Q от генератора 3 через элемент 4 поступают на вход делите, л 5, коэффициент делени которого равен заданному коэффициенту К умноже.ни . Импульсы, с выхода делител 5, частота следова1 и которых равна Ig /К, поступают на вход счетчика 15. Первым импульсом с блока 2 переписываетс полученное значение кодов из делител 5 через блок 9 в счетчик 10 и из счетчика 15 в регистр 17. Этим же импульсом делитель 13 сбрасывает с в нуль, образу на инверсном вы- . ходе последнего единичный уровень, обеспечивающий прохождение импульсов 1ог(ч8рез элемент 21 на счетчик 16. При этом, к моменту прихода . первого импульса с блока 2 на вход делител 5 поступит 14 - импульсов. В счетчике 15 зафиксируетс число импульсов Ni , равное целой части от целени N /К, а в делителе 5 зафиксируетс остаток импульсов & N - N - N Второй импульс с блока 2 сбрасывает в ноль делитель 5 и счетчик 15, подготавлива их к новому заполнению в следующий период TgxИмпульсы с элемента 2О по вл ют с каждый раз, как топько счетчик 16, переходит в нулевое состо ние, н вычитаюший вход которого через элемент 21 подаютс импупьсы io2 от генератора 3. При этом, (К - 1)-й импульс с эпемента 20 устанавливает на инверсном выхоце цешггел 13 нулевой потенциал , который перекрывает доступ импупьсов частоты IQ на вычитающий счетчик 16. Kf-u импульс входной посп&цоватепьности поступает через эпемеит 14 с выхода синхронизатора 1. Каждым выходным импульсом устройства умножени значение выходного 5 ijotfe сумматора 18,равное копу NI , при & N О и N, U} при 4N : О перепис ваетс через эпемент 19 в счетн нк и процесс вычитани повтор етс . Очевидно, что выходные импупьсы будут расставлены равномерно щщ N 1фатном К, т. е. при &N 0 При д N О блок коррекшш 6 осуществл ет коррекцию расстановки вы-гходных импульсов по времени внутри периода Т вх. Коррекци производитс ,спе дующим образом, . При d N О , значение которого накопитс в счетчике 10, на выходе элемент 11, соединенного с входом мл шего сумматора 18, присутствует едшоршьтй уровень. Каждый выход ной импульс устройства переписывает выхооиой код сумматора 18, значение котсфото будет равно Н + 1 в счетЧ1ТК 16. В этом случае по вление следующего выходного импульса будет позже на врем Кроме того, импульсы с выхода элемента 14 через элемент 8 подаютс на вычитающи вход счетчика 10 и из числа Л N вычитаетс единица. За врем Tg эта операци производитс AN раз пока счетчик 1О не установитс в ноль. При этом, на выходе элемента 11 установитс нулевой -уровень, запрещаю ишй прохождение импульсов на вычитак ишй вход счетчика 10 и исключающий коррекцию кода N регистра 17 при перезаписи его в счетчик 16. Минимальна частота i вх. min которой осуществл етс равномерна расстановка импульсов на выходе умно тел частоты, определ етс выражением .io2 Bx.min 98 где С, - максимальна емкость счетчика 15; К - коэффициент умножени . В циапазоне входных частот О - вх. min работу вступает блок 12 перекрыти доступа частоты f Q через элемент 4 на делитель 5, тем самым . сохран максимальный код С д, в счетчике 15. f , : Выходной (к - 1)-й импульс умножител вырабатывает на инверсном выходе делител 13 нулевой потенциал, запрещаюишй доступ импульсов io че- . элемент 21 на счетчик 16, тем самым прекраща доступ импульсов с элемента 20 на элемент 14. Импульсы на выходе умножител частоты, могут по витьс , только с приходом следующего импульса i g который обеспечивает прохождение частоты io2 на счетчик 16 и делитель 5. Таким образом, предлагаемый способ контрол выходных импульсов умноженной частоты позвол ет обеспечить работоспособность устройства во всем диапазоне входных частот от .О до ... iBx.min Максимальна абсолютна погрешность любого из К выходных импульсов в диа- / пазоне умножаемых частот р , до tgif,тс,«внутри периода TBX не превышает значение TQ и определ етс только погрешностью прив зки импульсов входной частоты к импульсам частоты ig-j генератора,Следовательно ,предлагаемое устройство позвол ет уменьшить или вообще сключить динамическую ошибку в умножителе при иэдленении умножаемых чаоот в сторону увеличени .