SU1293759A1

SU1293759A1 - Буферное запоминающее устройство

Info

Publication number: SU1293759A1
Application number: SU833631875A
Authority: SU
Inventors: Евгений Гаврилович Молчанов; Виктор Алексеевич Ставцев
Original assignee: Шахтинский научно-исследовательский и проектно-конструкторский угольный институт им.А.М.Терпигорева
Priority date: 1983-08-12
Filing date: 1983-08-12
Publication date: 1987-02-28

Abstract

Изобретение относитс к автоматике, измерительной и вычислительной технике и может быть использовано дл записи и считывани информации с задержкой относительно сигнала начала работы. Целью изобретени вл етс упрощение устройства. Поставленна цель достигаетс тем, что устройство содержит второй счетчик адреса и дещифратор, с помощью которых производитс выбор микросхем пам ти накопител , причем число входов выбора микросхем накопител больще числа выходов дещиф- ратора, а первый вход выбора микросхем накопител подключен к (К+1)-му выходу дешифратора. Значение К определ етс требуемой задержкой. 1 ил. ГС со с сд г

Description

Изобретение относитс к автоматике, измерительной и вычислительной технике и может быть использовано дл записи и считывани информации с задержкой относительно сигнала начала работы.

Цель изобретени - упрощение устройства .

На чертеже приведена схема предлагаемого устройства.

Устройство содержит накопитель 1, пер- вый 2 и второй 3 счетчики адреса, дешифратор 4 и элементы И-НЕ 5, информационные вход 6 и выход 7 устройства , тактовый вх.од 8, вход 9 начальной установки, вход 10 записи, адресные входы первой 11 и второй 12 групп накопител .

Накопитель 1 может быть реализован на микросхемах пам ти, например, К176РУ2 или К564РУ2, при этом адресные входы второй группы вл ютс входами выбора соответствующих микросхем пам ти. Второй счет- чик 3 адреса и дещифратор 4 могут быть реализованы в виде одной микросхемы К176ИЕ8.

Буферное запоминающее устройство работает следующим образом.

Режим работы устройства (запись или считывание) определ етс сигналом на входе 10 записи. Устройство начинает работать после подачи сигнала на вход 9 начальной установки, которым счетчики 2 и 3 адреса устанавливаютс в исходное состо ние. Тактовыми сигналами на входе 8 измен ет- с состо ние счетчика 2 адреса, однако обращени к накопителю не производ тс , поскольку ни один из выходов дешифратора 4, подключенных к входам элементов И-НЕ, не возбужден. Обращени к накопителю начинаютс после по влени сигнала на (К + 1)-ом выходе дешифратора 4. Значение К определ етс требуемой задержкой начала обращений к накопителю (на чертеже К 1). При возбуждении выходов дешифратора 4с (К + 1)-го до (К + т)-го (ш - число адресных входов второй группы накопител , т.е. число входов выбора микросхем пам ти) производитс запись (или считывание) информации последовательно во все (из всех) чеек пам ти накопител 1. После этого вырабатываетс сигнал на (К + m ч- 1)-ом вь1ходе дешифратора , которым блокируетс работа счетчика 3 адреса и обраш,ени к накопителю прекращаютс . Следующий цикл работы устройства начинаетс аналогично указанному с поступлени сигнала на вход 9 начальной установки.

Claims

Формула изобретени

Буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы и вход записи которого вл ютс соответственно информационными входами и выходами и входом записи устройства , и первый счетчик адреса, выходы которого соединены с адресными входами первой группы накопител , а счетный вход и вход начальной установки вл ютс соответственно тактовым входом и входо.м начальной установки устройства, отличающеес тем, что, с целью упрощени устройства, оно содержит второй счетчик адреса, счетный вход и вход начальной установки которого соединены соответственно с выходом переноса и входом начальной установки первого счетчика адреса, дешифратор и элементы И-НЕ, причем выходы второго счетчика адреса соединены с входами дешифратора , (К + 1)-й выход которого соединен с первым входом i-ro элемента И-НЕ, i 1, m 1 К(п-m) (п - число выходов дешифратора; m - число адресных входов второй группы накопител , + 2) (К + m -t- + 1)-й выход дешифратора соединен с входом блокировки второго счетчика адреса, выходы элементов И-НЕ соединены с адресными входами второй группы накопител , а вторые входы - со счетным входом первого счетчика адреса.

Составитель .4. Дерюгин

Редактор С. ЛисинаТехред И. ВересКорректор Л. Пи.типенко

Заказ 391/55Тираж 590Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушска наб., д. 4/5 Производстве1 но-полиграфическое предпри тие, г. Ужгород, ул. Проектна . 4