SU1290328A1 - Устройство дл сбора диагностической информации о формировании адресов переходов микропрограмм - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может примен тьс  при диагностике неисправностей центральных устройств микропрограммных ЭВМ, Целью изобретени   вл етс  сокращение оборудовани  за счет уменьшени  объема блока. Устройство содержит схему сравнени , элемент задержки, два элемента И, два элемента ИЛИ, две группы эле-, ментов И, два дешифратора, регистр микрокоманд, два коммутатора, регистр адреса, блок пам ти и счетчик. Указанна  совокупность признаков позвол ет достигнуть цель изобретени . 3 ил., 1 табл.

Description

1

Устройство относитс  к вычисли- тельной технике и может быть применено при диагностике неисправностей центральных устройств микропрограммных ЭВМ.

Цель изобретени  - сокращение оборудовани  за счет уменьшени  объ ема блока пам ти.

На фиг.1 приведена схема устройства хранени  микропрограммной последовательности; на фиг.2 - времен нал диаграмма работы устройства; на фиг.З - фрагмент диагностируемого алгоритма микропрограммы.

Устройство содержит р-егистр 1 микрокоманд, первый 2 и второй 3 коммутаторы, регистр 4 адреса, блок 5 пам ти, первый 6 и второй 7 дешифраторы , первьй 8 и второй 9 элементы ИЛИ, схему 10 сравнени ,элемент 11 задержки, счетчик 12, первый 13 и второй 14 элементы Hjnep - вую группу элементов И 15, вторую группу элементов И 16, информационный вход 17, вход 18 модифицируемых разр дов адреса микрокоманды,группу 19 входов текущего адреса микрокоманды , первый вход 20 условий, второй вход .21 условий, группу 22 адресных выходов, вход 23 признака ре жима, синхровход 24, вход 25 сброса

Устройство работает следующим об разом.

Сигнал на входе 25 разрешает прохождение сигнала Несравнение на выход элемента И 14 и далее на вход счетчика 12. Значение счетчика 12 5 увеличиваетс  на +1, и адрес следующей микрокоманды, сформированный в (п + 1)-м такте, записываетс  в блок 5 пам ти в  чейку на единицу старше предыдущей, не затира  несравнивший- 10 с  адрес микрокоманды. Если в п-м

такте сигнал Несравнение отсутствует , то значение счетчика 12 в (п+2)-м такте остаетс  неизменным и сравнившийс  реальный адрес микрокоманды 5 после записи в -блок 5 пам ти в (п+1)-м такте также затретс  в (п + 2)-м такте последующим адресом.

Запоминание адресов ветвлений - средство, дающее возможность меньшим количеством запоминаемых адресов однозначно восстановить выполненную программную последовательность. Совместно с распечаткой программы можно однозначно восстановить недостающие адреса выполненной программы, а затем сравнить с заданньпу ходом программы.

На фиг.З приведен фрагмент распечатки алгоритма микропрограммы.

Б этом алгоритме над симоволом I 1 , в котором даетс  расшифровка микрокоманды, пишетс  адрес этой микрокоманды с шестнадцатиричном коде. Разветвление изображаетс  символами

20

25

30

В каждом машинном такте на первые и вторые входы схемы 10 сравнени  поступает соответственный реальный адрес следующей микрокоманды с выхода второго коммутатора 3 и ожидаемый адрес.

В случае несравнени  реального и ожидаемого адресов мирокоманд на выходе схемы 10 сравнени  вырабатываетс  сигнал Несравнение, кото- рьй поступает на вход элемента 11 задержки.

В (п + 1)-м такте происходит занесение сформированного адрвса из второго коммутатора 3 в регистр 4 адреса и новой {микрокоманды на регистр 1 микрокоманд сигналом, поступающим tio входу 25, а также запись этого адреса из регистра 4 адреса в блок 5 пам ти сигналом, поступающим по входу 24 в  чейку, адресованную счетчиком 12. Вначале (п + 2)-го такта, если в п-м такте имелось несравнение адресов, на выходе элемента 11 задержки по вл етс  сигнал Чесравне35

или

Цифрами на ветвлени х указываютс  значени  последних битов адресов ветвлений в двоичном коде. Таким об- 40 разом, биты О или 00 на втевлении означают, что адрес этого ветвлени   вл етс  наименьшим из возможных адресов ветвлений.

В таблице показан пример восста- 5 новлени  микропрограммной последовательности .

По имеющемус  алгоритму микропрограммы и запомненным адресам в столбцах 2 или 3 необходимо однозначно восстановить последовательность адресов , наход щуюс  в столбце 1.

50

Дл  восстановлени  выполненной микропрограммной последовательности (столбец 1) необходимо между заполненными адресами ветвлений (столбец 2) подставить недостающие адреса следующих за ними микрокоманд, которые берутс  из распечатки алгоритма

312

микропрограммы. Например, между адресами 1В22 и 1В2В подставл етс  из алгоритма недостающий адрес 1ВОЕ и т.д.

В случае неоднозначности следую- щего адреса микрокоманды (например. При условном,переходе) из распечатки алгоритма микропрограммы беретс  наименьший адрес из возможных адресов ветвлений (ожидаемый).

Например, после микрокоманды с адресом 1В2В из возможных следующих незапомненных адресов 1ВОА и 1ВОВ беретс  наименьший 1ВОА (находитс  на ветвлении с меткой 0), после ад- реса 1В07 беретс  наименьший адрес 1В34 (находитс  на ветвлении с метлсой 00) и т.д.

Устройством запоминаютс  адреса ветвлений 1В11 и 1ВВ2, хот  они и меньшие из указанных в алгоритме,однако не наименьшие из возможных адресов ветвлений (наименьшими в данном случае были бы соответственно 1В10 и 1ВВО), поэтому наход тс  на ветвлени х с метками 01 и 10 соответственно .

Таким образом, по запомненным адресам , отличным от ожидаемого адреса , наход щимс  в столбце 3 таблицы можно также однозначно восстановить выполненную микропрограммную последовательность (столбец 1).

Продолжение таблицы

1

1ВЗС 1В46 1В7А 1ВА1 1ВВ2

35

Claims (1)

1. Формула изобретени 

   Устройство дл  сбора диагностической информации о формировании ад40 ресов переходов микропрограмм, содержащее первый и второй дешифраторы, первую и вторую группы элементов И, первый и второй элементы ИЛИ, первый элемент И, первый и второй ком45 мутаторы регистр адреса, регистр микрокоманд, счетчик и блок пам ти, причем выход пол  младших разр дов адреса регистра микрокоманд соединен с первыми информационными входами

   50 первой и второй групп первого коммутатора , вторые информационные входы первой и второй групп которого соединены с выходом пол  старших разр дов адреса регистра микрокоманд,

   55 первый и второй выходы признаков модификации адреса которого соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с управл ющим вхо512

   дом первого коммутатора, третий ин- формационньй вход первой группы которого соединен с выходом старших разр дов регистра адреса, группа информационных входов которого соеди- нена с группой выходов второго коммутатора и подключена к группе адресных выходов устройства, первый информационный вход первой группы которого соединен с первьм выходом пер- вого коммутатора, третий информационный вход второй группы которого подключен к входу модифицируемых разр дов адреса микрокоманды устройства, втора  группа информационных входов второго коммутатора подключена к группе входов текущего адреса микрокоманды устройства, второй и третий информационные входы первой группы второго коммутатора соединены соот- ветственно с выходами первого и второго элементов ИЛИ, первые входы которых соединены соответственно с пер выми выходами первого и второго дешифраторов , остальные выходы которых соединены с первыми входами элементов И первой и второй групп, выходы которых соединены с остальными входами соответственно первого и второго элементов ОТИ, вторые входы элементов И первой и второй групп соединены соответственно с первым и вторым входами условий устройства,, информационный, вход устройства под

   5 0 0

   5

   торого соединен с входом сброса регистра адреса и подключен к входу сброса устройства, выход регистра адреса соединен с информационным входом пам ти, адресный вход которого соединен с выходом счетчика,вход признака режима, устройства подключен к управл ющему входу второго коммутатора, синхровход устройства подключен к входу записи блока пам ти , выходы первого и второго полей условий регистра микрокоманд соединены соответственно с входами первого и второго дешифраторов,о т- личающеес  тем, что, с целью сокращени  оборудовани  за счет уменьшени  объема блока пам - ти, оно содержит схему сравнени , второй элемент И и элемент задержки,. причем выход схемы сравнени  соединен через элемент задержки с первым входом второго элемента И, второй вход и выход которого соединены соответственно с входом сброса устройства и счетным входом счетчика,группа выходов второго коммутатора соединена с первой группой входов схемы сравнени , с первого по п тый входы второй группы которого соединены соответственно с вторым выходом первого коммутатора, с выходом пол  младших разр дов адреса регистра микрокоманд , с выходом пол  старших разр дов адреса регистра микрокоманд

   Сигнал ffxoffe

   Сигнал ,НесоаОнение, на шоде скемд сравнена  Ю

   Сигнал HeajaS- ненце на

   /jaide элемент задерзнки 11

   дыход

   элемента i/f

   вб/Xffd cvem- t uHafZ -

   Физ.2

   Й5«7

   ВНИШИ Заказ 7903/47

   Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

   Тираж 673

   Подписное