SU1256206A1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU1256206A1 SU1256206A1 SU833604374A SU3604374A SU1256206A1 SU 1256206 A1 SU1256206 A1 SU 1256206A1 SU 833604374 A SU833604374 A SU 833604374A SU 3604374 A SU3604374 A SU 3604374A SU 1256206 A1 SU1256206 A1 SU 1256206A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- output
- register
- input
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к вычислительной технике и позвол ет повысить помехоустсйчивость и расширить функциональные возможности путем обеспечени контрол процесса преобразовани . Это достигаетс тем, что в аналого-цифровой преобразователь, содержаний блок 1 эталонных напр жений , первый блок 2 коммутации, первый 3 и второй 4 блоки суммировани , блок 5 сравнени , два регистра 6 и 7 и блок 8 управлени , введены регистры 9 и 10, второй блок 11 коммутации, сдвигающий регистр 12, элемент 13 эквивалентности, элемент И 14 и элемент ИЛИ 15. 1 з.п. ф-лы, 2 ил., 1 табл.
Description
10
15
f 1256206
Изобретение относитс Г к вычисли- тельной технике и может быть использовано в различных информационно-измерительных системах, к которым предъ вл ютс повышенные требовани к достоверности получаемых рёзуль- татой
Цель изобретени - повьшение помехоустойчивости и расширение функциональных возможностей путем обеспечени контрол процесса преобразовани .
На фиг. 1 приведена функциональна схема; устройства; на фиг. 2 - функциональна схема блока управлени .
Аналого-цифровой преобразователь содержит блок 1 эталонных напр жений, .блок 2 коммутации, блоки 3 и 4 суммировани , :блок 5 сравнени , регистры 6 и 7, состо щие из триггеров, блок 8 управлени , регистры 9 и 10, втврой 20 блок 11 коммутации, сдвигшЬщий регистр 12, элемент 13 эквивалентности, элемент И 14, выход которого вл етс шиной контрол , элемент ИЛИ 15. Ёлок 8 управлени содержит шину 16 Запуск , генератор. 17 импульсов, элемент И 18 и сдвигающий регистр 19,
Сущность алгоритма уравновешива- ;ни преобразуемой величины, положенного в основу, предлагаемого устройст- 30 за, заключающийс в уравновешивании напр жений (токов) U и U
Uj + h и, ;
Ux + (1)
где и., t,(1)bl +cig(1) +о/„(2)Ь1 + oC(2)|2L + ....(n)U2+(n)U.
f.(i(i)(i)) ; .Ы , ..
25
ва по
на вы ни ге(
вы ни
.,
и
Т
вх 11
ци тр Ра мы ре
хо ко
35
40
и
oie(1)§2I ч-оСд(1)Ь1+ог„(2)21
+)|lT +. . .-.(n) (ЛГ)- -о1:ТГ)Ь1);
14 ° ,
Причем разр ды первого (третье)- го) 6(9) и второго (четвертого) 7(101 rtgd) о((, (i) oij (i) и Ota (i) - двоич- регистров одновременно не могут на ЧП
ходитьс в единичном состо нии, так как последние определ ютс парафазны- мзл выходами блока 5 сравнени . Поэтому состо ни выходов i-ro ключа блоков 2 и 11 коммутации дл такой ком- 55 бинации входов не определены (таблица ) ,
Блок 8 управлени последовательно на каждом из своих выходов вырабаты-.
п разр дность регистров 6, 7, 9
ные коэффициенты, определ е- .мые состо ни ми i-x разр дов регистров 6 и 7 и 9 и 10 соответственно;
и,,.- величина уравновешивающего эталона, который может быть положительным или отрицательньм .
причем h 2 (h дискретность преобразовани ).
06
2
После окончани цикла уравновешивани сумма значений величин U, и Uj посто нна и определ етс соотношением,
и, +и;
h()
(2)
На пр мом выходе блока 5 сравнени на любом i-M такте уравновешивани вырабатьшаетс код результата сравнени У(i) 1 (на инверсном выходе ге(1) О), если Uj U, и код 96 (i) 0 (ie(i) 1) -в противном случае.
Источник 1 вырабатьшает на своих выходах следующие эталонные напр ж е- ни (токи): и.
(i
.,/2, и,,/4,..,, ,
шд
1,2,3,.,.,п) подключаетс к
.,.,и,/2. Кажда эталонна величина
и
Т
входам i-x ключей первого 2 и второго 11 блоков коммутации.
Первьй блок 2 (второй 11) коммута- цик представл ет собой набор из п трехпозиционных аналоговых ключей. Работой каждого ключа управл ют пр мые выходы соответствующих разр дов регистров 6, 7, 9 и 10.
В таблице показаны состо ни выходов любого i-ro ключа блоков 2 и П коммутации в зависимости от состо ни разр дов управл к цих регистров.
Состо ние i-x разр дов регистров
Состо ние выходов i-ro ключа первого блока 2 (второго 11) коммутации
вает тактовые импульсы. Импульс по шине 16 Запуск (он же вл етс установочным вькодом блока 8 управлени ) устанавливает на всех (2п+1) пр мых выходах сдвигающего регистра 19 нулевые потенциалы. При этом нулевой потенциал с (2-i-1)-ro выхода сдвигающего регистра 19 разрешает прохождение импульсов с генератора 17 через элемент И 18 на вход реги- стра 19. При этом на выходах последнего с приходом каждого импульса от генератора 17 последовательно формируютс тактовые импульсы.
Устройство работает следующим об- .разом.
Импульс с установочного выхода блока 8 управлени () устанав лива- ет все разр ды регистров 6, 7, 9 и 10 в нулевое состо ние. При этом на всех вьгходах блоков 2 и 11 устанавливаютс нулевые потенциалы. На выходах блоков 3 и 4 суммировани устанавливаютс сигналы U Ux
и и, 0, которые сравниваютс блоком 5. На пр мом и инверсном выходах последнего вьфабать1 аютс соответственно коды ж(0) и Эе(О) О результата сравнени , Если и, О, то эе(О) 1 («(), если и 0 9е(0) О (жТо) 1).
При поступлении первого тактового импульса с первого выхода блока 8 старшие разр ды регистров 6 и 7 принимают состо ни соответственноо( д( 1 )35
Соотношени (4) - (6) показывают, что дл определени двоичного эквива лента и, можно использовать либо все коды N, N
коды и N
S.
о
о
N.
и Na, либо ТОЛЬКО
л I
И IL , либо только коды N
о
-9е(0) ио1;о(О Эе(0). в зависимости от состо ний старших разр дов регистров 6 и 7 (таблица) эталонна величина подключаетс к первому 3 или второму 4 блокам. На этом такте бло- О ком 5 вырабатываютс коды результата сравнени Эс(1) и Э€ (1) , значени которых определ ютс соотношением значений напр жений (токов) U( и U,. На втором такте с приходом тактового им-45 нескомпенсированной части преобразу- пульса с второго выхода блока 8 стар- напр жени (тока) (4U,(i-1)) шие разр ды регистров 9 и 10 принимают СОСТОЯНИЯ соответственно оСд (1) . 96(1) и осТТТ) Э€(1). При этом эталонное напр жение которое пос- 5Q тупает на вход первого ключа блока 11 коммутации, в зависимости от состо ний разр дов oiq (1) Иогд(1) регистров 9 и 10 подключаетс к первому 3
На любом i-M такте уравновешивани действие сбо может привести к неправильному результату сравнени значений величины U ( и U и согласно алгоритму работы устройства к непра-ч вильному включению последующего веса разр да. Величина Z , равна сумме
на предыдущих тактах и веса неправильно включенного разр да, определ етс выражением
, (1-1)1 ,2,...,2п,
где
1/2, если 1 кратно 2; J + 1 - в противном случае. Эта величина может быть скомпенси-
или второму 4 блокам. На этом же так-55рована только весами разр дов, еще
те формируютс блоком 5 коды Эб(2)не участвовавших в уравновешивании,
иэе(2). На третьем и четвертом так-Сумма весов последних S; определ еттах в уравновешивании участвует эта-с вьфажением
10 12562064
лонна величина U,,y4, на п том и шестом тактах - и т.д.
По окончании цикла уравновешивани на входах блока 5 присутствуют 5 напр жени U, и U, отличающиес друг от друга на величину, не превышающую h (если Ugr h 2)
и + п и,;
ид+ь1:()))
а
h.i ((1) +o(i)).2 (3)
или Uy +h(No ).(N 3 где Нд,Ыо, - коды, отраженные
соответственно в регистрах,6,7, 9 и 10.
Код в регистре 7(10) представл ет собой обратный -код в регистре 6(9), Двоичный эквивалент U согласно.(1) может быть определен
и, и - и/ n()-().(4)
С учетом соотношени (2-) значение и может быть найдено также из вьфа- жений
и, 2h(N,+N) - () ; (5) и, 2h()-() . (6)
Соотношени (4) - (6) показывают, что дл определени двоичного эквивалента и, можно использовать либо все коды N, N
коды и N
S.
о
о
N.
и Na, либо ТОЛЬКО
л I
И IL , либо только коды N
о
нескомпенсированной части преобразу- напр жени (тока) (4U,(i-1))
На любом i-M такте уравновешивани действие сбо может привести к неправильному результату сравнени значений величины U ( и U и согласно алгоритму работы устройства к непра-ч вильному включению последующего веса разр да. Величина Z , равна сумме
нескомпенсированной части преобразу- напр жени (тока) (4U,(i-1))
на предыдущих тактах и веса неправильно включенного разр да, определ етс выражением
, (1-1)1 ,2,...,2п,
нескомпенсированной части преобразу- напр жени (тока) (4U,(i-1))
где
1/2, если 1 кратно 2; J + 1 - в противном случае. Эта величина может быть скомпенси-
S.S(i-2j).h..(n-j)-2h(), i 1,22n,
где 8 () 1, если ( ) О, иП ) - в противном случае. Погрешность преобразовани , i при возникнонении сбо на i-M такте определ етс с разностью величин Zj и S;
(iU,,(i-1)l4-h-2 f-S(i-2j)-S(n-j) 0 блока сравнени , первые входы уста .j новки в 1 всех разр дов второго
«2h(2 -1), 1 1,,2,.,., /п (/) регистра объединены и соединены с
вторым входом блока сравнени , втоI111t
где uUx(O) и, .
Если учесть, что величина . входы установки в 1 разр дов
ЬШ (i-1),l(i 1) не может быть больше «5первого и второго регистров поразр двеса разр да , на котором проис- ,но. объединены и соединены с соответкодит .сбой, то из соотношени (7) вид-ствующими нечетными выходами блока
но, что величина погрешности преобра-управлени , первый вход первого блозовани при возникновениика суммировани вл етс шиной преобединичного сбо на любом из тактов 20разуемого напр жени , вторые входы
уравновашивани .первого блока суммировани соединены
При отсутствии сбоев и динамических ,с первыми выходами первого блока компогрешностей в процессе работы устрой ства любые три последовательных результата сравнени не могут быть эквивалентными (равными), т.е. дл любых -последовательных сравнений комбинации кодов результатов сравне- Н1-1Й, 111 и 000 вл ютс запрещенными. По по влению таких комбинаций можно зо судить о возникновении сбо , динамической погрешности или превышении значени преобразуемой величины верхней или нижней границ диапазона
мутации, выход первого блока суммировани соединен с первым входом блока 25 сравнени , выходы источника з талонных напр жений соединены с соответствующими первыми входами первого блока коммутации, вторые входы которого в каждом разр де соединены с выходами соответствующего разр да первого регистра , третьи входы блока коммутации - с выходами соответствующего разр да второго регистра, вторые вы- ходы первого блока, коммутации соеди
преобразуемых величин. В предлагаемом ™ с общей шиной, третьи выходы - устройстве этот контроль осуществл - первыми входами второго блока суммировани , выход которого соединен с вторым входом блока сравнени , о т етс с помощью трехразр дного сдвигающего , регистра 12 (в который.запи сьтаютс последовательные результаты сравнени ), элемента 13, элемента И 14 и элемента ИЛИ 15, По по влению импульса на выходе элемента И 14 на тактах, начина с третьего (при этом на выходе элемента ИЛИ 15 едиличающиис тем, что, с
40
целью повьшгени помехоустойчивости и расширени функциональньш возможностей путем обеспечени контрол процесс преобразовани , в него введены второй блок коммутации, третий
ничный импульс),.можно судить о воз- 45 и четвертый регистры, сдвигающий ре никновении сбо или динамической по- гистр, элемент эквивалентности, эле- грешности в процессе преобразовани . элемент ИЛИ, при этом первые
Таким .образом, аналого-цифровой преобразователь обладает повьш енной
входы второго блока коммутации соединены с выходами блока эталонных
помехоустойчивостью к воздействию пр жений, вторые входы - .с выходами пульсных помех и сбо м в элементах соответствующих разр дов третьего регистра , третьи входь - с выходами соответствуюш;их разр дов четвертого
его структуры, повышенной способностью к коррекции динамических погрешностей , вызванных изменением сигнала за врем преобразовани .
Claims (1)
1. Аналого-цифровой преобразователь , содержащий первый блок комму55
регистра, вход сброса в О которого объединен с входом сброса в О третьего регистра и соединены с установочным входом блока управлени ,первые входы установки в 1 всех разр дов третьего регистра объединены и
62066
тации, блок эталонных напр жении, первый и второй блоки суммировани , блок сравнени , первый и второй регистры и блок управлени , установочный 5 выход которого соединен с входами сброса в О первого и второго регистров , первые входы установки в 1 всех разр дов первого регистра объединены и соединены с первым выходом
вторым входом блока сравнени , втоI111t
входы установки в 1 разр дов
с первыми выходами первого блока ком
мутации, выход первого блока суммировани соединен с первым входом блока сравнени , выходы источника з талонных напр жений соединены с соответствующими первыми входами первого блока коммутации, вторые входы которого в каждом разр де соединены с выходами соответствующего разр да первого регистра , третьи входы блока коммутации - с выходами соответствующего разр да второго регистра, вторые вы- ходы первого блока, коммутации соеди
личающиис тем, что, с
регистра, вход сброса в О которого объединен с входом сброса в О третьего регистра и соединены с установочным входом блока управлени ,первые входы установки в 1 всех разр дов третьего регистра объединены и
соединены соответственно с первьм выходом блока сравнени , первые входы установки в 1 всех разр дов четвертого регистра объединены и соединены
с вторым выходом блока сравнени , а вторые входы установки в 1 третьего и четвертого регистров поразр дно объединены и соединены с соответствующими четными выходами блока управлени , причем третьи входы первого блока суммировани соединены с первыми выходами вторбго блока коммутации , вторые выходы которого соединены с вторыми входами второго блока суммировани , а третьи выходы - с общей шиной, первый выход блока сравнени соединен с входом сдвигающего регистра, выходы которого соединены соответственно с входами элемента
эквивалентности, выход которого сое- 20 выхода разр дов сдвигающего регистра динен,с первым входом элемента И,вто- . вл ютс соответственно нечетными и. рой вход которого соединен с выходом чётными выходами блока управлени .f
ры
12562068
элемента ИЛИ, входы которого соединены с соответствующими выходами блока управлени , выход элемента И вл етс шиной контрол .
2, Преобразователь по п.1, отличающийс тем, что,блок управлени выполнен на генераторе импульсов , элементе И, сдвигающем рег«стре , при этом пр мой выход старшего разр да сдвигающего регистра соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, выход элемента И подключен к входу синхронизации сдвигакицего регистра, причем шина Запуск вл етс входом установки в О сдвигаищего регистра и установочным выходом блока управлени , а
Залуск -fg
Устам
И. Шулла
фиг. 2
- I
Составитель А. Титов Техред А. Кравчук
Заказ 4836/57Тираж 816Подписное
.ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб, д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Корректор С.Черни
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833604374A SU1256206A1 (ru) | 1983-06-13 | 1983-06-13 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833604374A SU1256206A1 (ru) | 1983-06-13 | 1983-06-13 | Аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1256206A1 true SU1256206A1 (ru) | 1986-09-07 |
Family
ID=21068096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833604374A SU1256206A1 (ru) | 1983-06-13 | 1983-06-13 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1256206A1 (ru) |
-
1983
- 1983-06-13 SU SU833604374A patent/SU1256206A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 954572, кл. F 01 С 19/00, 1980. : Проблемы создани преобразовате- лей формы информации. 4.2. -К.: Нау- крва думка, 1980, с. 12-20. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107040260B (zh) | 异步逐次逼近型模数转换电路 | |
EP2406882A1 (en) | Self-timed rs-trigger with the enhanced noise immunity | |
KR830008242A (ko) | 삽입된 큐우잉 장치를 가진 메모리 제어기 | |
KR20010107769A (ko) | 보간 비교기 어레이를 가진 플래시 a/d에서의 온-라인오프셋 소거 | |
SU1256206A1 (ru) | Аналого-цифровой преобразователь | |
JPH033419B2 (ru) | ||
KR20010070958A (ko) | 비교기에서의 오프셋 에러 보상 방법 및 시스템 | |
CN109101074B (zh) | 一种加入随机扰动的多相时钟生成电路 | |
KR950022158A (ko) | 아날로그/디지탈 플래시 변환용 병합 디코딩 회로 | |
KR100187695B1 (ko) | 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로 | |
SU1115041A1 (ru) | Устройство дл ввода информации | |
SU836331A1 (ru) | Устройство дл управлени кодовымзАМКОМ | |
SU1580555A1 (ru) | След щий аналого-цифровой преобразователь | |
SU1257849A1 (ru) | Дельта-модул тор | |
SU1578810A1 (ru) | Преобразователь непозиционного кода в двоичный код | |
SU1520658A1 (ru) | Бипол рный аналого-цифровой преобразователь | |
JPH0247038B2 (ru) | ||
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU1244795A1 (ru) | Преобразователь временных интервалов в цифровой код | |
SU1497743A1 (ru) | Пересчетное устройство в @ -кодах Фибоначчи | |
SU805489A1 (ru) | След щий аналого-цифровой преобразо-ВАТЕль | |
SU1341716A1 (ru) | Аналого-цифровой преобразователь с самокоррекцией | |
SU1381565A1 (ru) | Многоканальный коммутатор | |
SU1083179A1 (ru) | Преобразователь непозиционного кода в двоичный код | |
SU1557671A1 (ru) | Устройство дл вычитани и добавлени импульсов |