SU1251081A1 - Многоканальное устройство приоритета - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в ;частности к устройствам приоритета. Цель изобретени  - расширение функциональных возможностей. Многоканальное устрой- :ство приоритета содержит два триггера , четьфе злемента И элементы ИЛИ, НЕ, формирователь импульсов, генератор импульсов счетчик импульсов . Новым в устройстве  вл етс  введение четвертого элемента И , генератора импульсов и счетчика, что позвол ет обеспечить оперативное изменение приоритета. 1 ил

Description

1

Изобретение относитс  к вычислительной технике, в частности к уст ройствам приоритета, и может быть использовано в вычислительных системах с несколькими проххессами, .использующими через единую магистраль обп1;ие внешние устройства.

Цель ..изобретени  - расширение функциональных возможностей за счет обеспечени  оперативного изменени  приоритета.

На чертеже представлена структурна  схема предлагаемого устройства.

Устройство содержит процессоры 1 внешние устройства 32 (или блоки пам ти), общую магистраль 3. Многоканальное устройство 4 приоритета содержит каналы 5, объединенные св зью 6 (лини  зан ти  магистрали) входы 7 сброса устройства, выходы 8 прерывани , входы 9 задани  приортета , запросные входы 10 устройства вход-выход II канала, а каждый канал содержит триггеры 12 и 13, элементы И 14 -. 17, элемент ИЛИ 18, элемент НЕ 19, формирователь 20 импульсов, генератор 21 импульсов, счетчик 22,

Устройство работает следующим образом,

В исходном состо нии-, когда обща  магистраль 3 не зан та и нет запросов со сторонь процессоров 1, на линии 6 зан ти  магистрали 3 находитс  высокий потенциал, триггеры 12, 13 и счетчик 22 сброшены. При по вле- НИИ запроса в одном из процессоров 1 на входе 10 по вл етс  положительный потенциал, который в подключенном к нему.канале 5 устанавливает в единичное состо ние триггер 13 и через элементы И 14 и ИЛИ 18 включает Триггер 12, сигнал с единичного выхода которого соединен с первым входом элемента И 17, а также через формирователь 20 устанавливает нулевой потенциал на линии 6 зан ти  магистрали, котора  в этом состо нии фиксирует зан тие общей магист- рали 3. Этот сигнал через.элемент НЕ 19 поступает. Ha.i второй вход элемента И 17, сигнал с выхода которого по выходу 8 прерывани  извещает процессор 1 о том, что.магистраль 3 процессором 1 зан та, формирователь 20 осуществл ет формирование импульсов по мощности, длительности и их инверсию. Формирователь 20 выполн етс  с открытым коллекто510812

ром на.выходе и может быть реализован любым из известных способов, в частности элементов НЕ с открытым коллектором. Параллельное подключе- 5 ние нескольких формирователей 20 к линии 6 зан ти  магистрали позвол ет формировать сигнал на этой линий в соответствии с функцией логического эл.емента ИЛИ с инверсией, 10 причем отключение питани  формировател  20 не вли ет на общее состо ние линии 6 зан ти  магистрали,

I После выполнени  сеанса св зи

J5 процессора 1, зан вшего общую магистраль 3, с одним из внешних устройств 2 по общей магистрали 3 на входе 7 по вл етс  импульс сброса , который устанавливает триггеры 12 и 13 в исходное состо ние. Триггер 12 через формирователь 20 устанавливает на линии 6 зан ти  магистрали положительный потенциал, который сигнализирует остальным каналам 5 о том, что обща  магистраль 3 свободна. Если сигналы запроса от ескольких Процессоров 1 приход т в интервале времени, когда обща  магистраль 3 зан та, при этом уста-

навливаетс  в единицу триггер 13, . а установка триггера 12 блокируетс  на входе элемента И 14 нулевым потенциалом , приход щим с линии 6 зан ти  магистрали. Далее процессоры 1 (выдавшие.запросы на зан ти  магистрали ) продолжают выполнение своей программы. В момент освобожени  общей магистрали 3 на линии 6 зан ти  магистрали .-по вл етс  положительный потенциал, который по переднему фронту через элемент И 16 запускает генератор 21, импуль- . сы которого начинают поступать на счетный вход счетчика 22, После прохождени  определенного количества импульсов (определ емых коэффи- . хщентом пересчета счетчика 22) на выходе счётчика 22 по вл етс  высокий потенциал,который через элементы И 15 и ИЛИ 16 устанавливает триггер 12 в единичное состо ние. Далее единичный выход триггера 12 через формирователь 20 устанавливает на линии 6 зан ти  магистрали нулевой потенциал , сигнализирующий о зан тии

общей магистрали 3, а остальным процессорам 1 блокирует . возможность установлени  в каналах 5 триггера 12. Этот же сигнал через эле

3

мент,НЕ 19 поступает на второй вход элемента И 17, сигнал с выхода которого по выходу 8 прерывани  извещает процессор 1 .о том, что обща  магистраль 3 процессором 1 зан та. .Приоритет процессора 1 определ етс  интервалом времени от начала поступлени  импульсов на счетный вход счетчика 22 до момента по влени  единичного потенциала на выходе счетчика, т.е. коэффициентом пересчета счетчика 22, при этом чем вьше коэффициент пересчёта счетчика (тем больше интервал времени), тем ниже приоритет процессора. Коэффициент пересчета счетчика 22 задаетс  процессором по входу 9 и может измен тьс ,

Claims (1)

1. Формулаизобрет.ени 

   Многоканальное устройство приоритета , содержащее в каждом канале .два триггера, три элемента И, элементы ИЛИ, НЕ, формирователь импульсов , причем вход сброса первого триггера канала соединен с соответствующим входом сброса устройства, выход первого триггера канала соединен с входом формировател  импульсов канала и с первым входом первого элемента И канала, выход формировател  импульсов канала через элемент НЕ соединен со вторым входом первого элемента И и с первым входом второго элемента И, каждый запросный вход устройства соединен с входом установ510814

   ки второго триггера и с первым вхо дом третьего элемента И соответствую-- щего канала, выходы формирователей импульсов каналов объединены между 5 собой, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени , оперативного изменени  приоритета, оно содержит в каждом канале чет10 вертый элемент И, генератор импуль- сов и счетчик, причем вход сброса счетчика канала соединен с соответствующим- входом сброса устройства и ВХ.ОДОМ сброса второго триггера,

   15 выход которого соединен с первым входом четвертого элемента И, второй вход которого уСоединен с выходом формировател  импульсов и вторым входом третьего элемента И,

   20 выход четвертого элемента И канала соединен с входом запуска генератора импульсов, выход которого соединен с счетным входом счетчика, выход счетчика соединен с вторым

   5 входом второго элемента И, информационный вход счетчика соединен с соот- .ветствующим входом задани  приоритета устройства, выход первого элемента И канала соединен с соответствующим

   0 выходом прерывани  устройства, выходы второго и третьего элементов И канала соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с вхо-

   дом установки первого триггера. З

   Составитель Г. Пономарева Редактор Т. Митейко Техред И.Гайдош Корректор М. Самборска 

   Заказ 4412/46 Тираж 671Подписное

   ВШВДШ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

   Производственно полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4