Изобретение относитс к цифровой вычислительной технике и может быть использовано.при исследовании графов информационно-логических структур ЭВМ. Цель изобретени - расширение функциональных возвожностей устройства за счет получени количественных значений приоритетов вершин графа . На чертеже приведена блок-схема устройства. Устройство содержит триггеры I, элементы И 2, первую группу элементов ИЛИ 3, выходной элемент И 4, установочный вход устройства 5, элемен ты И 6, элементы 7 задержки, формирователь 8 импульсов, вторую группу элементов ИЛИ 9, группу счетчиков 10 выходной элемент ИЛИ I1, выходной счетчик 12, выход 13 индикации коли чества ребер св зности устройства, выходы 14 индикации приоритета соответствующей вершины графа, выход 15 индикации св зности устройства, информационные входы 16 устройства, триггер 1, элементы И 2 и 6 и элеме 7 задержки образуют формирователь матриц 17. Устройство дл исследовани св з ности графов работает следующим образом . В такте t по входу 5 проходит установка в нулевое состо ние всех триггеров 1 матрицы 17, выходного счетчика 12 и счетчиков 10. В такте tg на входы установки в единицу три геров 1 матрицы 17 передаютс двоич ные сигналы, определ емые значени ми соответствующих элементов матрицы смежности исследуемого графа. Одновременно в такте t, определ етс наличие св зности первой вершины со всеми остальными. Если перва вершина св зана хот бы с одной вершиной, то соответствующий триггер 1 первой строки находитс в единичном состо нии . В противном случае все триггеры 1 наход тс в нулевом состо нии. и, значит, граф состоит из нескольких несв занных частей. Если все триггеры 1 первой строки наход тс в единичном состо нии,.то на выходах всех элементов ИЛИ 3 имеетс сигнал, срабатьшает элемент И 4, на выходе 15 устройства по вл етс сигнал, свидетельствующий о том, что исследуемьм граф вл етс св зным . Если не все триггеры первой строки, а только i-й триггер находитс в единичном состо нии, тогда сигнал с его выхода поступает на соответствующий элемент ИЛИ 3, сигнал с которого поступает на элемент И 4 и на входы элементов И 2 i-й строки. Если j-й триггер 1 i-й строки находитс в единичном состо нии, то сигнал с него поступает через соответствующий элемент И 2 на вход j-ro элемента ИЛИ 3, через который сигнал поступает на элемент И 4 и на входы элементов И 2 j-й строки. Если граф вл етс св зным, то в результате таких переключений на всех входах элемента И 4 и на выходе 15 устройства имеетс сигнал. В противном случае на всех входах хот бы одного элемента ИЛИ 3 отсутствую сигналы и элемент И 4 не срабатьгоает: граф не вл етс св зным. Б случае, если граф св зан, сигнал с выхода элемента И 4 в виде ступеньки поступает на вход формиро вател 8 импульса, с выхода которог сигнал в виде одиночного импульса через первый Элемент 7 задержки поступает на вход первого элемента И 6, другой вход которого соединен с выхо дом первого триггера 1 первой строки Если данный триггер 1 находитс в единичном состо нии, то сигнал с выхода элемента И 6 в иде одиночного импульса поступает на первый вход элемента ИЛИ 6 первой строки, с выхода которого он попадает на счетный вход счетчика 10 первой строки и первый вход элемента ИЛИ I1, С выхода элемента ИЛИ 11 сигнал поступает на счетный вход счетчика 12. С выхода первого элемента 7 задержки сигнал поступает также на вход следующего элемента 7 задержки далее аналогичным образом опрашиваетс содержимое всех следующих триггеров . При этом последовательно в работу включаютс соответствующие элементы ИЛИ 9 и счетчики 10 соответ ствующих строк матрицы. В результате полного цикла опроса содержимое счетчика 12 соответствует количеству единиц в матрице смежноети (количеству ребер св зного графа) а содержимое счетчиков 10 соответствует количеству единиц в соответствующих строках матрицы смежности (приоритету соответствующих вершин графа). Получение количественной оценки приоритетов вершин графа необходимо учитьшать при решении р да задач сетевого планировани , а также при параллельном решении наборов задач на нескольких процессорах (в цел х сокращени общего времени решени ). Количественные значени приоритетов в этом случае вл ютс мерой, характеризующей срочность выполнени данных задач, так как значение приоритета равно количеству информационных св зей- данной задачи с задачами-приемниками , то задержка задачи с более высоким приоритетом приводит к зар держке большего количества задачпреемникдв . Лозтому така задача должна быть поставлена на выполнение раньше, чем задача с более низ КИМ приоритетом. Формула изобретени Устройство дл исследовани св зности графа, содержащее матрицу формирователей топологии исследуемого графа, первую группу элементов ШШ по числу столбцов матриць: формирователей топологии исследуемого графа, выходной элемент И, формирователь импульсов и выходной счетчик, каждый формирователь матрицы формирователей топологии исследуемого графа содержит триггер, первый элемент И и элемент задержки, каждый формирователь матрицы, кроме формирователей первой строки, содержит второй элемент И, вход установки в 1 триггера каждого формировател матрицы вл етс соответствующим входом группы информационных входов устройства;-входы установки нул триггеров всех формирователей матрицы объединены между собой, объединены с входом установки нул выходного счетчика и вл ютс установочным входом устройства, выход второго элемента И каждого i-ro формировател каждого J-ro столбца матрицы (где i 2,3,... , j 1,2,3...п ) подключен к i-му входу J-ro элемента ИЛИ первой группы , выход которого подключен к J-му входу выходного элемента И И первым входам первых элементов И всех формирователей (j+l)-й строки матрицы , второй вход второго элемента И каждого формировател матрицы подключен к выходу триггера этого же формировател матрицы, выход триггера каждого формировател матрицы подключен к первому входу первого элемента И того же формировател матрицы , второй вход которого подключен к выходу элемента задержки того же формировател матрицы, выход выходного элемента И подключен к входу формировател импульсов и вл етс выходом индикации св зности графа, выход формировател импульсов подключен к входу элемента задержки первого формировател первой строки атрицы формирователей топологии исследуемого графа, в каждой строке оторой выход элемента задержки преьщутдего формировател подключен к ходу элемента задержки каждого последующеШо формировател , выход элемента задержки последнего формировател каждой нечетной строки матрицы подключен к входу элемента задержки последнего формировател последующей строки матрицы, выход элемента задержки первого формировател каждой четкой строки матрицы подключен к входу элемента задержки первого формировател последующей строки матрицы , выход выходного счетчика вл етс выходом индикации количества ребер св зности устройства, отличающеес тем, 4to, с цепью расширени функциональных возможноетей за счет получени количественного значени приоритета вершин графа, в устройство введены втора группа элементов ИЛИ по числу строк матрицы формирователей топологии исследуемого графа, группа счетчиков И, выходной элемент ИЛИ, выход первого элемента И каждого k-ro формировател каждой j-й строки матрицы подключен к k-му входу, j-ro элемента ИЛИ второй группы (где k 1,и; ,n), выход кажжого j-го элемента -ИЛИ второй группы подключен к J -му входу выходного элемента ИЛИ и подключен к счетному входу J-ro счетчика группы, входы установки в О счетчиков группы объединены между собой и входом установки нул выходного счетчика, счетный вход которого подключен к выходу выходного элемента ИЛИ, выход каждого счетчика труппы вл етс выходом индикации приоритета соответствующей вершины графа.