SU1242970A1 - Устройство дл сопр жени вычислительных машин с магистралью - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в вьтислительных машинах (ВМ) при сопр жении ВМ по общей магистрали . Изобретение позвол ет увеличить пропускную способность устройства за счет введени  в известное устройство двух регистров, триггера и дешифратора. С помощью деашфратора производитс  выборка регистра са вызьшаемой ВМ и триггера, с помощью которых производитс  установление св зи между двум  ВМ и инициируетс  процесс передачи. В процессе передачи синхросигналы вызывающей ВМ передаютс  в магистраль дл  синхронизации процесса обмена данными. Вновь введенные регистры  вл ютс  буферными меткцу регистрами данных вЫ зывающей и вызываемой ВМ. Благодар  подобной организации передачи информации обеспечиваемс  конвейерный обмен данными ме сцу вызывающей и вызываемой ВМ по магистрали. .Конвейерное совмещение обмена по магистрали ВМ и по магистрали сопр жени  позвол ет повысить пропускную способность магистрали сопр жени . 4 ил.

Description

1 , . 124

Изобретение относитс  к вычислиельной технике и может быть испольовано в вычислительных, системах при опр жении вычислительных машин че-. ез магистраль.

Целью изобретени   вл етс  увелиение пропускной способности устройтва .

На фиг.1 представлена функциональна  схема устройства дл  сопр жени  ычислительных машин; на фиг.2 - ринципиальна  схема блока арбитра; на фиг.3 - принципиальна  схема первого дешифратора; на фиг.4 - структурна  схема системы .вычислительных машин с использованием устройства сопр жени .

Устройство дл  сопр жени  вычисли-- тельных машин с магистралью содержит первый 1, второй 2, третий 3 регистры , блок 4 арбитра, первый дешифратор 5, четвертый 6 и п тый 7 регистры , первый 8, второй 9, третий 10, четвертью 11, п тый 12, шестой 31 элементы И, первый 14 и второй 15 элементы НЕ, триггер 16, второй дешифратор 17, шины данных 18, адреса 19, прерывани  20 и синхронизации 21 вычислительной машины, шины дан- ных 22, адреса 23 и синхронизации 24 м агистрали, приоритетньй вход 25 и приоритетный выход 26.

Блок арбитра содержит седьмой 27, восьмой 28 и дев тый 29 элененты И, третий 30 и .четвертый 31 элементы , НЕ.

Первый дешифратор содержит группу сумматоров по модулю два 32 перемычки 33 и. дес тый элемент И 34,

Устройство работает следующим образом , . .

Первоначально устанавливаетс  канал св зи между двум  вычислительными машинами. Дл  этой цели в третий регис тр 3 программно записываетс  адрес вызываемой машины и устанавливаетс  разр д, отвечающий за захват магистрали. При программной, записи выборка регистра 3 проводитс  через второй дешифратор 17 аДреса, если на шине 19 адреса вычислительной машины присутствует адрес, соответствующий адресу регистра 3. После занесени  информации в регистр 3 происходит захват магистрали. При одновременном требовании захвата магистрали конфликт между машинами, затребовавшими захват, разрешаетс  с помощью блока 4 i арбитра.

9702

Входы 25 и выходы 26 приоритета

блоков арбитра (фиг,2) соедин ютс  последовательно и образуют кольцо через вспомогательный элемент НЕ 35 (фиг,4), вследствии чего в таком кольце образуетс  волновой процесс (кольцевой генератор), При поступлении запроса на обслуживание с второго выхода регистра 3 (сигнал запроса

на обслуживание формируетс  только -на выходе регистра 3 той машины, в которой установлен разр д требовани  захвата магистрали) волновой процесс в кольцевом генераторе прекращаетс 

и с первого вькода блока 4 арбитра снимаетс  сигнал, фиксирующий данную машину в качестве вызывающей.

Сигнал на выходе блока 4 арбитра может быть сформирован только в. одQ ном устройстве сопр жени  системь. По этому сигналу адрес вызываемой машины с первого выхода регистра 3 вызываюш,ей поступает по шине 23 адреса магистрали на входы дешиJ фратора 5 оста.г1ьных устройств сопр жени . Дешифратор 5 (фиг,3) в каждом устройстве сопр жени  настроен на адрес данной вычивлительной машины. На выходе дешифратора 5 той машины, где а,п,рес, присутствующий на шине 23 .адреса магистрали, совпадает с адресом , ей присвоенным, формируетс  сигнал на шине 20 прерывани , фикси- ; данную машину в качеств( вызываемой .

5 Процесс передачи данных между сопр женными машинами начинаетс  с момента программ:ной установки в единицу триггера. 16. Выборка последнего проводитс  через дешифратор 17, если на шине 19 адреса вычислительной машины присутствует адрес, соответствующий адресу три.ггера 16, Синхронизаци  процесса обмена данными обе- . спешиваетс  путем передачи от ши.ны 2 синхронизации вызывающей машины син- хроскгнгитов на шину 24 синхронизации магистргши через первый 8 и второй 9 элементы И,

В вызывающей машине данные с ши ны 18 данньпс передаютс  на шину 22 . данных магистрали через регистры 2 и 7, Через третий 10 и четвертый 11 элементы И и элемент НЕ 14 проводитс  запись информации в регистры 2 и 55 7 и считывание ее синхросигналами противоположной пол рности. Причем по синхросигнгшу одной пол рности осуществл етс  запись информации в

0

5

регистр 2 и считывание информации из регистра 7, а по синхросигналу противоположной пол рности - считывание информации из регистра 2 и запись ее в регистр 7.

В вызываемой машине данные принимаютс  в репистр 6 с шины 22 данных магистрали и передаютс  на пину 18 данных вычислительной машины через регистр 1. Через п тый 12, шестой 13 элементы И и через элемент НЕ 14 проводитс  запись информации в регистры 1 и 6 и считывание ее синхросигналами от шины 24 синхронизации магистрали сопр жени  противоположной пол рности. Причем по синхросигналу . одной пол рности осуществл етс  за- пись информации в регистр 6 и считывание информации из регистра 1, а по. синхросигналу противоположной пол рности - считывание информации из регистра 6 и запись ее в регистр 1.

Благодар  подобной организации | передачи информации обеспечиваетс  ; конвейерньй обмен данными между вызывающей и вызываемой вычислительными машинами по магистрали. Процесс обмена данными прекращаетс  при программной записи нул  в триггер 16.

Claims (1)

1. Формулаизобретени 

   Устройство дл  сопр жени  вычислительных машин с магистралью, содержащее с первого по третий регистры, блок арбитра, первый дешифратор, выход первого регистра и первьй вход второго регистра соединены с шиной данных вычислительной машины, первый вход третьего регистра соединение адресной шиной вычислительной машины выход первого дешифратора соединен с шиНой прерывани  вычислительной машины, первый вход блока арбитра  вл етс  входом приоритета устройства , а первый выход - выходом приоритета устройства, второй выход блока арбитра соединено третьим входом третьего регистра, второй выход третьего реги

   704

   стра соединен с вторым входом блока арбитра, а первый выход соединен с адресной шиной магистрали, вход пер- Бого дешифратора соединен с адресной шиной магистрали, отличающеес  те м, что, с целью увеличени  пропускной способности устройства, в него введены четвертый и п тый ре

   гистры, с первого по шестой элементы И, первьш и второй элементы НЕ, триггер и второй дешифратор, первые входы второго и третьего элементов И соединены с шиной синхронизации вычислительной машины, вход второго дешифратора соединер с адресной шиной

   ю

   20

   5

   триггера - с шиной данных, первый выход второго дешифратора соединен с первым входом первого регистра7 второй - с вторым входом триггера, а третий - с вторым входом третьего регистра , выход триггера соединен с вторым входом первого элемента И, первьа вход которого соединен с вторым выходом блока арбитра, выход первого элемента И соединён с вторьш входами второго, третьего и четвертого элементов И, выход третьего элемента И соединен с вторым входом второго регистра и через первый элемент НЕ с первым входом четвертого элемента И, выход которого соединен с вторым j входом п того регистра, выход которого соединен с Ш11ной данных магистрали , выход второго регистра соединен с первым входом п того регистра, вы- ход второго элемента И и первый вход п того элемента И соединены с шиной синхронизации магистрали, первый вход четвертого регистра соединен с шиной данных магистрали, а выход - с третьим входом первого регистра, вторые входы п того и шестого элементов И соединены с выходом первого дешифратора, выход п того элемента И соединен с вторым входом четвертого регистра и через второй элемент НЕ с первым входом шестого элемента И, выход которого соединен с вторым входом первого регистра.

   0

   5

   0

   5

   фиг.1

   25

   (

   Jff

   27

   фиг. 2