SU1381534A1 - Устройство дл сопр жени ЭВМ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  многомашинных вычислительных систем. Цель изобретени  - увеличение быстродействи  обмена информацией между ЭВМ. Устройство содержит два блока 1 и 2 буферной пам ти, четыре счетчика 3-6, два триггера 7 и 8, дешифратор 12 адреса, генератор 9 имнуль- сов, схему 10 захвата магистрали, магистральные усилители, элементы И, ИЛИ, распределитель импульсов, формирователь импульсов. Передающа  ЭВМ может заносить информацию в блок 1 во врем  передачи информации из блока 1 по меж- .машинной магистрали, а принимающа  ЭВМ может считывать информацию из блока 2 во врем  приема в последний информации из межмашинной магистрали. 4 ил.

Description

(Л

со

00 СП

СО и

Фиг. 1

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  многомашинных вычислительных систем.

Цель изобретени  - увеличение быстродействи  обмена информацией между ЭВМ.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - схема захвата магистрали; на фиг. 3 - схема дешифратора адреса; а на фиг. 4 - пример объединени  ЭВМ с помощью предлагаемого устройства в многомашинную систему.

Устройство (фиг. 1) содержит два блока 1 и 2 буферной пам ти, четыре счетчика 3-6, два триггера 7 и 8, генератор 9 импульсов, схему 10 захвата магистрали , распределитель 11 импульсов, дешифратор 12 адреса, формирователь 13 импульсов , элемент ИЛИ 14, элементы И 15-17 элемент ИЛИ 18, элемент НЕ 19, шинный формирователь 20, магистральные усилители 21 -26. Входы-выходы 27-30 устройства  вл ютс  сигналами межмашинной магистрали . Схема 10 захвата магистрали содержит регистр 31, счетчик 32 и триггер 33. Дешифратор 12 адреса содержит регистр 34, элемент 35 сравнени , элемент И 36 и триггер 37.

Устройство работает следующим образом.

Обмен между парой ЭВМ 38И и 38К через устройства дл  сопр жени  ЭВМ 39И и 39К и межмашинную магистраль включает следующие этапы: проверку машиной, инициатором обмена 38И зан тости своего устройства и при необходимости ожидание его освобождени ; занесение пакета данных по входу-выходу 40 из ЭВМ 38И в блок 1 буферной пам ти устройства 38И; захват устройством 39И межмашинной магистрали; проверку зан тости блока 2 буферной пам ти устройства 39К и в случае необходимости ожидание его освобождени ; передачу пакета данных из блока 1 буферной пам ти устройства 39И в блок 2 буферной пам ти устройства 39К; передачу пакета из блока 2 буферной пам ти устройства 39К по входу-выходу 40 в ЭВМ 39К.

На первых этапах управление осуществл ет ЭВМ 38И, на последнем - 38К. В устройстве 39 блок 1 буферной пам ти доступен с входа 40 только по записи, а блок 2 буферной пам ти - только по чтению.

Запись данных с входа 40 в блок 1 буферной пам ти сопровождаетс  сигналом записи по входу 41. Чтение данных из блока 2 буферной пам ти сопровождаетс  сигналом чтени  по входу 42.

Сигналы с входа 41 поступают на счетный вход счетчика 3. При по влении импульса записи на входе 41 происходит запись в блок 1 буферной пам ти. По заднему фронту импульса записи происходит увеличение содержимого счетчика 3 на единицу . Первый адресный вход блока 1 подключен к выходу счетчика 3. Таким образом , устройство готово прин ть следующее слово пакета. Межмашинный обмен начинаетс  с начальной установки устройств 39,

котора  осуществл етс  подачей импульса на вход 43 сброса.

После начальной установки ЭВМ 38И начинает заносить пакет данных в блок I буферной пам ти по входу 40. После занесени  пакета данных на выходе пере носа счетчика 3 вырабатываетс  импульс, который поступает на вход установки триггера 7, устанавлива  его в единичное состо ние. Уровень с выхода триггера 7 поступает в ЭВМ 38И и сигнализирует

г о том, что пакет прин т и сформирован запрос на захват меж.машинной магистрали . Запрос с выхода триггера 7 поступает на вход элемента И 16. После этого ЭВМ 38И выставл ет разрешение захвата межмашинной магистрали уровнем на вход

0 44, поступающим на второй вход элемента И 16, на выходе которого образуетс  единичный потенциал, разрешающий устройству 39И произвести захват (требование передачи на входе схемы 10).

г После разрешени  всевозможных конфликтов по захвату межмашинной магистрали от различных устройств 39 и предоставлени  магистрали устройству 39И на выходе схемы 10 захвата магистрали вырабатываетс  уровень, который перек тючает

0 щинный формирователь 20 на передачу и через магистральный усилитель 23 выставл етс  на магистраль. Сигнал с выхода схемы 10 поступает на первый вход распределител  II, разреша  прохождение синхроимпульсов с генератора 9 на входы

5 элементов ИЛИ 14 и 18. Синхроимпульсы с выхода элемента ИЛИ 14 поступают на вход режима чтени  блока 1, а с выхода элемента ИЛИ 18 через магистральный усилитель 26 - на выход 30 синхронизации .

- Синхросигналы, поступа  на вход чтени  блока 1 буферной пам ти, инициируют чтение первого слова пакета. В первом слове пакета должна содержатьс  информаци  об адресуемом устройстве 39К. Адресс; ное слово через шинный формирователь 20 устройств 39 поступает на адресные входы дещифратора 12 адреса. Работа дешифраторов синхронизируетс  импульсами тактовой частоты, которые поступают через магистральный усилитель 25, элемент И 17

0 и формирователь 13 импульсов на вход синхронизации дешифратора. Если адрес устройства и информаци  в адресном слове совпадают, происходит по вление на выходе дешифратора единичного уровн , который через магистральный усилитель 21 выстав5 л етс  на выход 28.

Дешифратор 12 адреса выполн ет функции схемы подтверждени  обращени  к устройству . Если блок 2 буферной пам ти

устройства ЗЭК (устройство адресуемо) зан т, то деишфратор 12 адреса через магистральный усилитель 21 держит на выходе 28 уровень «О. Если блок пам ти 2 свободен, то на выходе 28 формируетс  сигнал «1.

Уровень с входа 28 через магистральный усилитель 22 постунает на адресный вход распределител  II устройства 39И, переключа  направление прохождени  синхросигналов на счетный вход счетчика 5 и на второй вход элемента ИЛИ 14. Выходы счетчика 5 подключены к вторым адресным входам блока 1 буферной пам ти. По сигна:1у синхронизации происходит чтение слова пакета по адресу, хран п1емус  в счетчике 5. По заднему фронту синхросигнала происходит наращивание содержимого счетчика 5. После переключени  счетчика 5 в состо ние «1 (после ; рохож- дени  iiepBOi o импульса) на 1ервом ад)ес- ном выходе счетчика образуетс  положи- тельный перепад, который юстунает на ( вход триггера 8 (D-вход подключен к «О). Триггер обнул етс , снима  запрос на захват магистрали, но схе.ма 10 нри э тo не освобождает магистраль. На выходе разре- шени  записи выставл етс  нулевой уровень , сигнализиру  ЭВМ 38 о том. что устройство 39 готово прин ть новый пакет информации.

В уто врем  пакет данных но Mai HCT- рали передаетс  в блок 2 буферной пам ти устройства 39. Синхроимпульсы с устройства 39 по входу 30 через магистральный усилитель 25, элемент И 15, открытый выставленным уровнем на выходе дешифратора 12 адреса (элемент И 17 зак- рыт), поступают на вход режима записи блока 2 буферной пам ти и на счетный вход счетчика 6, выходы которого подсоединены к адресным входам блока 2 буферной пам ти. По импульсу происходит запись в блок 2, а по заднему фронту этого же импульса - увеличение содержимого счетчика 6 на единицу.

После поступлени  первого синхроимпульса на вход счетчика 6 на первом выходе последнего образуетс  положительный перепад, который поступает на С-вход триггера 8 (D-вход - в состо нии «1), переключа  его в единичное положение и выдава  в ЭВМ сигнал разрешени  чтени . После этого ЭВМ 38 начинает чтение пакета из блока 2 буферной пам ти.

Импульсы чтени  поступают на счетный вход счетчика 4 и на вход чтени  блока 2 буферной пам ти. По импульсу происходит чтение слова, а по его заднему фронту - наращивание содержимого счетчика 4. После чтени  пакета в ЭВМ 38 на выходе переноса счетчика 4 формируетс  импульс, поступающий на R-вход тригг е- ра 8 и обнул юп1ий его.

После того, как устройство 38И заканчивает передачу пакета, на выходе переноса счетчика 5 образуетс  импульс, который, поступа  на вход сброса схе.мы 10 захвата магистрали, снимает уровень с входа 29, запреща  прохождение сигналов через распределитель 11. Устройство готово к захвату магистрали и передаче очередного пакета.

Магистраль захвата (фиг. 2) работает следующим образом.

Запросы на захват поступают с входа требовани  передачи на D-вход триггера 33. Если вход 29 находитс  в состо нии «1, то счетчик 32 не блокирован. При поступлении импульсов от генератора 9 на вход счетчика 32 происходит последовательное наращивание его значени . Начальное значение счетчика 32 задаетс  значением регистра 31, предоставл юп его соответствующий приоритету устройства 39 набор «О и «1. Чем выше приоритет устройства, тем большее двоичное значение находитс  в регистре 31. Как только возникает переполнение счетчика 32, на его выходе по вл етс  импульс переноса, поступающий на (.-вход триггера 33, не перевод  его в единичное состо ние.

Триггер 33 выставл ет с выхода через магистральный усилитель 23 на выход 30 нулевой уровень, который через усилители 24 всех устройств 39 производит подачу ну- ;1евого уровн  на вход блокировки схемы 10, производ  начальную установку счетчиков 32. Сброс триггера 33 осуществл етс  нодачей сигнала на входы сброса. Таким образом, в один .момент времени возможен захват магистрали только одним устройством.

Дешифратор 12 адреса (фиг. 3) представл ет собой элемент 35 сравнени , первый вход которого подключен через пжн- ный формирователь 20 к межман1инной магистрали .

Код адреса устройства 39 задаетс  регистром 34, представл ющим набор «О и « 1, в зависимости от адреса устройства. Элемент 35 сравнени  синхронизируетс  сиг)1а- лами на входе синхронизации. При совпадении адреса устройства, задаваемого регистром 34, с информацией на входе адреса импульсы с выхода схемы 35 сравнени  поступают на вход элемента И 3G и, если блок 2 адресуемого устройства 39К свободен, то импульсы с вьз1хода элемента И 36 поступают на С-вход триггера 37 (D-вход в состо нии «1), переключа  его в единичное положение, свидетельствующее о том, что устройство выбрано.

Един||чный потенциал с триггера 37 через магистральный усилитель 21 поступает на вход 28. Если блок 2 буферной пам ти адресуемого устройства 39К зан т, то элемент И 36 закрыт у ювнем «О на выходе триггера 8 и на его выходе поддерживаетс  уровень «О. Псрек.чючени 

Tjuirrepa 3/ не происходит и на магистр; - .чи нет уровн , 11олг ерждаюн1его о выборке устройства.

Таким образом, при использовании предлагаемого устройства повышаетс  бысгро- действие обмена информацией за счет возможности совмещени  занесени  накета от ЭВМ 38 в блок 1 буферной пам ти с передачей ранее занесенного накета через межмашинную магистраль на передающей стороне и путем совмещени  чтени  пакета из блока 2 буферной пам ти в ЭВМ 38 с приемом в блок 2 буферной пам ти пакета, нередаваемою через межма ниннук) магистра.чь па приемной стороне.

Формул а изо 6 ре тени 

Устройство дл  сопр жени  ЭВМ, содержащее два блока буферной пам ти, два счетчика, два три1гера, информационные выходы первого и второго счетчиков соеди- нены с нервыми адресными входами первого и второго блоков буферпой пам ти, вы.ход пе)еноса первого счетчика соединен с входом установки первого триггера, выход переноса BTopoi o счетчика соединен с входом сброса второго триггера, первый информационный входвыход устройства соединен с информационным входом нер- вого блока буферной пам ти и выходом второго б. юка буферной пам ти, отличающеес  тем, что, с целью увеличени  быстродействи  обмена информацией между ЭВМ, в него введены два счетчика, три y. ie- мента И, .лемент НЕ, два элемента ИЛИ, распределите;1ь импульсов, г енератор импульсов , формирователь имнульсов, дешифратор ад)еса, схема захвата магистрали, П1ИПНЫЙ формирователь и шесть магистрал.- ньгх усилителей, причем ипформационные выходы третьего и четвертого счетчиков соединены с BTopi.iMn ад)есными входами первого и второгч) блоков буферной пам ти, м. шдший разр д выхода третьего счетчика соединен с входом стробировани  первого триггера, вход начальной установки уст- )ойства сс единен с входами сброса с не)- вого но четвертый счетчиков и первого трип ера, входом установки второго триггера , первым входом сброса схемы захвата магистрали, вход режима записи устройства соединен со счетным входом первою счетчика и входом режима записи первого блока буферпой пам ти, выход первого б. юка буферной пам ти п информационный вход BToport) блока пам ти соединены с информационными входом п ходом шинного формировател  соответственно , выход первого б. юка буферной пам ти соединен с адресным входом де1ппфрат()()а адреса, выход переноса третьего счетчика соединен с вторым входом сброса схемы

захвата магистрали, выход renepa KJjKi импульсов соединен со счетным схе мы захвата магистрали и входом распределител  импульсов, первый выход которого соединен с первыми входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом режима чтени  иервогчз блока буферной пам ти, второй выход распределител  импульсов соеди- нен с вторыми входами первого и BTOpoi o

элементов ИЛИ и счетным входом третьего счетчика, выход второго элемента И/1И сое дпнеп через первый .магистральный усилитель с входом-выходом синхронизации устройства , вход-выход синхронизации устг ройства соединен через второй магистральный уси.читель с первыми входами первого и второго элементов И, выход первого элемента И соединен с входом режима записи второго блока буферной нам ти и счетным входом четвертого счетчика, млад0 пшй разр д выхода которого с(;единен с входом стробировани  второго триггера, выход депшфратора адреса соединен с вторым входом первого элемента И, вход-вь1ход запрета доступа устройства соединен через третий магистральный усилитель с входами блокировки схемы захвата магистра,:1п и де- Ц1иф|)атора адреса, выход схемы захвата магистрали соединен с первым унравл ющн.м входом распределител  импульсов и входом выбора на1 равлени  шинного формироватеQ . 1  и через четвертый магистральный усили- гельс входом-выходом запрета доступа устройства, выход дешифратора адреса соединеп через п тый магистральный усили- rtvn) с входом-выходо.м зан тости устройства , вход-выход зан тости устройства через

5 шестой магистральный усилитель соединен с вторым управл ющим входом распределите- .л  импульсов и входом э.лемента HF:, выход которого соединен с вторым входом BTOporcj элемента И, выход которого соединен с входом за 1уска формировате.л  имнульсов, выход которого соединен с входом синхронизации дешифратора адреса, вход режима чтени  устройства соединен со счетным входом второго счетчика и входом режима чтени  второго блока буферной

5 пам ти, выход первого триггера  вл етс  нь ходом разрешени  записи устройства и соединен с первым входом третьего элемента И, второй вход которого  вл етс  входом paзpeнJeни  передачи информации устройства, выход третьего элемента И сое0 динен с входом требовани  передачи схемы захвата магистрали, выход второго триггера  вл етс  выходом разрешени  чтени  устройства и соединен с входом запрета работы дешифратора адреса, информационный вход-выход шинного формирова5 тел   вл етс  вторым ин(})ормационным li ходом-вы ходом устройства.

0

/7Offcjoo rta fom

ffrn /

7/}eSo cf L/e rrepe cfvtj fff/r7 7ff)

CSpoc

)

CLf xpaf u3aLfcjff f fom /3) J

Aff/jec

J5

Z8

39

С P ОС f 0/77 Sj

фие.2

Maeuc/r7f7cf/7 r

ЗО М

иг.З

38

39

Claims (1)

1. Формул а изо б р е тения

   Устройство для сопряжения ЭВМ, содержащее два блока буферной памяти, два счетчика, два триггера, информационные выходы первого и второго счетчиков соединены с первыми адресными входами первого и второго блоков буферной памяти, выход переноса первого счетчика соединен с входом установки первого триггера, выход переноса второго счетчика соединен с входом сброса второго триггера, первый информационный вход выход устройства соединен с информационным входом первого блока буферной памяти и выходом второю блока буферной памяти, отличающееся гем, что, с целью увеличения быстродействия обмена информацией между ЭВМ, в него введены два счетчика, три элемента И, элемент НЕ, два элемента ИЛИ, распределитель импульсов, генератор импульсов, формирователь импульсов, дешиф ратор адреса, схема захвата магистрали, шинный формирователь и шесть магистральных усилителей, причем информационные выходы третьего и четвертого счетчиков соединены с вторыми адресными входами первого и второго блоков буферной памяти, младший разряд выхода третьего счетчика соединен с входом стробирования первого триггера, вход начальной установки устройства соединен с входами сброса с первого по четвертый счетчиков и первого триггера, входом установки второго триггера, первым входом сброса схемы захва та магистрали, вход режима записи устройства соединен со счетным входом пер счетчика блока блока памяти, памяти во го первого первого формационный вход второго блока памяти соединены с информационными входом и выходом шинного формирователя соответственно, выход первого блока буферной памяти соединен с адресным входом дешифратора адреса, выход переноса третьего счетчика соединен с вторым входом сброса схемы захвата магистрали, выход генератора импульсов соединен со счетным входом схе мы захвата магистрали и входом распределителя импульсов, первый выход которо$ го соединен с первыми входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом режима чтения первого блока буферной памяти, второй выход распределителя импульсов соединен с вторыми входами первого и второго 1θ элементов ИЛИ и счетным входом третьего счетчика, выход второго элемента ИЛИ сое динен через первый магистральный усилитель с входом-выходом синхронизации устройства, вход-выход синхронизации уст15 ройства соединен через второй магистральный усилитель с первыми входами первого и второго элементов И. выход первого элемента И соединен с входом режима записи второго блока буферной памяти и счетным входом четвертого счетчика, млад20 гний разряд выхода которого соединен с входом стробирования второго триггера, выход дешифратора адреса соединен с вторым входом первого элемента И, вход-выход запрета доступа устройства соединен через третий магистральный усилитель с входами блокировки схемы захвата магистрали и дешифратора адреса, выход схемы захвата магистрали соединен с первым управляющим входом распределителя импульсов и входом выбора направления шинного формировате3Q ля гг через четвертый магистральный усилитель с входом-выходом запрета доступа устройства, выход дешифратора адреса соединен через пятый магистральный усилитель с входом-выходом занятости устройства, вход-выход занятости устройства через 33 шестой магистральный усилитель соединен с вторым управляющим входом распределителя импульсов и входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом запуска формирователя ⁴θ импульсов, выход которого соединен с входом синхронизации дешифратора адреса, вход режима чтения устройства соединен со счетным входом второго счегчика и входом режима чтения второго блока буферной 45 памяти, выход первого триггера является выходом разрешения записи устройства и соединен с первым входом третьего элемента И, второй вход которого является входом разрешения передачи информации устройства, выход третьего элемента И сое50 динен с входом требования передачи схемы захвата магистрали, выход второго триггера является выходом разрешения чтения устройства и соединен с входом запрета работы дешифратора адреса, информационный вход-выход шинного формирова55 теля является вторым информационным входом-выходом устройства.

   Фиг. 3 фигЛ