SU1478221A1 - Станци локальной сети - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике, может быть использовано дл  организации взаимодействи  между компонентами сетей и систем. Цель изобретени  - повышение производительности станции, обеспечивающей работу устройства с высокоскоростными каналами св зи, например с моноканалом, в котором скорость передачи данных 10 Мбит/с. Станци  содержит блок управлени  обменом (микропроцессор), блок пам ти программ, блок сопр жени  с ЭВМ, блок сопр жени  с каналом св зи, приемопередатчик, блок пр мого доступа в пам ть, блок буферной пам ти, блок поиска свободных страниц, блок сопр жени  шин, блок пам ти свободных страниц. Введение новых блоков и св зей позвол ет совместить по времени три основных процесса, определ ющих производительность /пропускную способность/ станции: прием данных /из канала св зи или от ЭВМ/, обработку данных в соответствии с системой протоколов сети и передачу данных /в ЭВМ или в моноканал/. 6 з.п. ф-лы, 7 ил.

Description

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в распределенных вычислительных системах и сет х ЭВМ, особенно в локальных сет х дл  организации взаимодействи  между компонентами сетей и систем.

Целью изобретени   вл етс  повышение производительности станции, котора  обеспечивает работу устройства с высокоскоростными каналами св зи , например с моноканалом, п кото14

Блок 6 содержит узлы приема кадра 23 и выдачи кадра 24 и приемопере датчик 9.

Блок 7 пр мого доступа в пам ть св зан с блоком 6 с помощью группы 25 шин, св занным с блоком 8 поиска

15

ром скорость передачи данных 10 Мбит/с.

На фиг.1 представлена структурна  схема станции; на фиг.2 - функциональна  схема блока сопр жени  шин; на фпг.З - функциональна  схема блока поиска свободных страниц; на фиг.4-20 свободных страниц с помощью группы схема узла приема кадра; на фиг.5 шин 26, св занным с блоком 10 пам ти функциональна  схема у ла; на фиг,6 - функциональна  схема блока сопр жени  с основной ЭВМ; на фиг.7 - схема блока сопр жени  с каналом св - 25 зи.

с помощью шин 27 и 28.

Блок 2 сопр жени  шин содержит шинны формирователь 29, регистр 30 данных, элемент ИЛИ 31, тинный формирователь 32, элемент ИЛИ 33, усилители-передатчики 34-37 группы, шинный формирователь 38, узел 39 прерывани , регистр 40 страниц, тинный формироваСтанци  (фиг.1) содержит блок 1 управлени  обменом (микропроцессор), блок 2 сопр жени  тин, блок 3 пам ти программ, блок 4 сопр жени  с ЭВМ, 30 тель 41, дешифратор 42 адреса (фиг.2).

блок 5 буферной пам ти, блок 6 сопр жени  с каналом св зи, блок 7 пр мого доступа в пам ть, блок 8 поиска свободных страниц, приемопередатчик 9 и блок 10 пам ти свободных страниц.

Микропроцессор 1, блок 2 сопр жени  пин и блок 3 пам ти объединены посредством группы 11 гаин, включаюБлок 8 поиска свободных страниц содержит дешифратор 43 адреса, третий элемент НЕ 44, первый триггер 45, элемент ИЛИ-НЕ 46, регистр 47 35 (номера освобождаемой страницы),

третий элемент И 48, второй триггер 49, формирователь 50 импульса, второй элемент НЕ 51, второй элемент И 52, формирователь 53 импульса, первЕий элемент И 54, второй элемент И-НЕ 55, третий элемент И-НЕ 56, счетчик 57 (номера страницы), шинный формирователь 58, мультиплексор 59, четвертый элемент И 60, первый

третий элемент И 48, второй триггер 49, формирователь 50 импульса, вто рой элемент НЕ 51, второй элемент И 52, формирователь 53 импульса, первЕий элемент И 54, второй элемент И-НЕ 55, третий элемент И-НЕ 56, счетчик 57 (номера страницы), шинный формирователь 58, мультиплексор 59, четвертый элемент И 60, первый

40

щей шины адреса 12, данных 13 и управлени  14.

Чина 14 управлени  состоит из цепи 14.1 сигнала Подтверждение прерывани , цепи 14.2 сигнала Чтение пам ти, цепи 14.3 сигнала Прерыва- з элемент НЕ 61 и первый элемент И-НЕ

ние в микропроцессор, цепи 14.4 сигнала Запись в пам ть, цепи 14.5 сигнала Чтение регистра, цепи 14,6 сигнала Запись в регистр.

С другой стороны блок 2 сопр жени  шин подключен к группе 15 шин, включающей шины адреса 16, данных 17 и управлени  18,

Шина 18 управлени  состоит из цепи 18.1 сигнала Чтение буферной пам ти, ЦЕПИ 18.2 сигнала Запись в буферную пам ть, цепи 18.3 сигнала Чтение регистра, цепи 18.4 сигнала Запись Р регистр, цепи 18.5 сиг50

55

62 (фиг.З).

В блоке 6 сопр жени  с каналом св зи узел 23 приема кадра содержит сдвиговый регистр 63, счетчик 64 бит, счетчик 65 байт, второй элемент НЕ 66, элемент 67 ИЛИ-НЕ, ре- гистр 68 состо ни , третий элемент И 69, селектор 70 начала кадра, первый шинный формирователь 71, посто н ную пам ть 72, четвертый элемент И 73, второй триггер 74, первый триг гер 75, усилитель-передатчик 76, схему 77 сравнени , регистр 78 данных , второй элемент И 79, первый

82212

нала Прерывание от блока 4 сопр жени  с ЭВМ, цепи 18.6 сигнала Прерывание от блока 6 сопр жени  с кана- 5 лом св зи.

Блок 4 сопр жени  с ЭВМ подключаетс  к интерфейсу ЭВМ с помощью группы 19 шин, состо щей из тин управлени  20, адреса 21 и данных 22, В ка- JO честве ЭВМ могут быть использованы ЭВМ серии ЕС или СМ. В изобретении используетс  СМ ЭВМ, имеюща  интерфейс Обща  шина.

Блок 6 содержит узлы приема кадра 23 и выдачи кадра 24 и приемопередатчик 9.

Блок 7 пр мого доступа в пам ть св зан с блоком 6 с помощью группы 25 шин, св занным с блоком 8 поиска

15

20 свободных страниц с помощью группы шин 26, св занным с блоком 10 пам ти 25

свободных страниц с помощью группы шин 26, св занным с блоком 10 пам ти

с помощью шин 27 и 28.

Блок 2 сопр жени  шин содержит шинны формирователь 29, регистр 30 данных, элемент ИЛИ 31, тинный формирователь 32, элемент ИЛИ 33, усилители-передатчики 34-37 группы, шинный формирователь 38, узел 39 прерывани , регистр 40 страниц, тинный формироваБлок 8 поиска свободных страниц содержит дешифратор 43 адреса, третий элемент НЕ 44, первый триггер 45, элемент ИЛИ-НЕ 46, регистр 47 (номера освобождаемой страницы),

третий элемент И 48, второй триггер 49, формирователь 50 импульса, второй элемент НЕ 51, второй элемент И 52, формирователь 53 импульса, первЕий элемент И 54, второй элемент И-НЕ 55, третий элемент И-НЕ 56, счетчик 57 (номера страницы), шинный формирователь 58, мультиплексор 59, четвертый элемент И 60, первый

элемент НЕ 61 и первый элемент И-НЕ

0

5

62 (фиг.З).

В блоке 6 сопр жени  с каналом св зи узел 23 приема кадра содержит сдвиговый регистр 63, счетчик 64 бит, счетчик 65 байт, второй элемент НЕ 66, элемент 67 ИЛИ-НЕ, ре- гистр 68 состо ни , третий элемент И 69, селектор 70 начала кадра, первый шинный формирователь 71, посто нную пам ть 72, четвертый элемент И 73, второй триггер 74, первый триггер 75, усилитель-передатчик 76, схему 77 сравнени , регистр 78 данных , второй элемент И 79, первый

формирователь 80 импульсаs второй шинный формирователь второй формирователь 82 импульса, третий, триггер 83у четверти элемент НЕ 84 четвертый триггер 85, второй эле мент И-ПЕ 86, п тый триггер 87, первый элемент И 88, первый элемент И-НЕ 89 и третий элемент НЕ 90s первый элемент НЕ 9, дешифратор 92 адреса и мультиплексор 93 (фиг.4), Узел 23 приема кадра св зан с узлом 24 выдачи кадра с помощью линии 94.

Узел 24 выдачи кадра данных содержит регистр 95 данных, первый триггер 96, генератор 97 тактовых импульсов, второй триггер 98, третий элемент И 99, счетчик 100 бит, счетчик 101 байт, четвертый элемент И 102, второй элемент П-НЕ 103, четвертый элемент И-НЕ 104, первый элемент И-НЕ 105, третий триггер 106, третий элемент И-НЕ 107, сдвиговый регистр 108, первый элемент И 109, второй элемент И 110 и мультиплексор 111, элемент ИЛИ-НЕ 112, элементы НЕ 113 и 114 (фиг.5).

Блок 4 сопр жени  с ЭВМ содержит первый элемент И,И5, первый дешифратор 116 адреса, первый усилитель- передатчик 117, второй усилитель-передатчик 118, элемент НЕ 119, второй регистр 120, второй шинный формирователь 121, первый шинный формировател 122, второй элемент И 123, п тый шинный формирователь 124, первый регист 125, четвертый регистр 126, третий усилитель-передатчик 127, четвертый шинный формирователь 128, узел 129 прерывани , третий шинный формирователь 130, третий регистр 131, второй дешифратор 132 адреса и третий элемент И 133 (фиг.6).

Микропроцес сор 1  вл етс  основным управл ющим элементом станции. Он служит дл  управлени  и синхронизации работы всех остальных блоков станции. В начальном состо нии по включению питани  микропроцессор находитс  под управлением программы монитора. Монитор выполн ет команды от ЭВМ и производит загрузку из ЭВМ в блок 3 пам ти необходимой рабочей программы.

В качестве микропроцессора 1 может быть использованs например, микропроцессор К1810.

Блок 2 сопр жени  шин обеспечивает энергетическое и логическое соп

0

5

0

5

0

5

0

5

0

5

р ленне группы 1 ыиа и ivy-чиы 15 шин и обмен данными .у микропроцессором 1 и блоком 5 буферной пам ти . PC лИэой странице- глока 5 буфер- нон пам ти микропроцессор 1 срез блок 2 сопр жени  г.ш обращаетс  как к собственному блоку 3 ган ти, Этот блок при получении сигналов прерывани  от блока 4 сопр сепис1 с ЭВМ или от блока 6 формирует прерывание   мнкропроцессоп 1, Блпк 2 сопр жени  шин обеспечивает доступ микропроцессора 1 к блоку 4 сопр жени  с ЭВМ, блоку 6, блоку 7 пр мого доступа в пам ть и к блоку 8 поиска свободных страниц.

Блок 3 пам ти елулит дл  хранени  рабочей тфограммч. В качестве элемента блока 3 пам ти может быть использована микросхема К565 РУ5.

Блок 4 сопр жени  с ЭВМ обеспечивает логическое, электрическое и кабельное сопр жение станции с интерфейсом Обща  шина.

Блок 5 буф ерной пам ти служит дл  хранени  данных, получаемых из канала св зи (моноканала) и от ЭВМ. Блок 5 буферной пам ти разделен на две части. Одна часть служит дл  хранени  данных, получаемых из моноканала . Втора  часть предназначена дл  хранени  данных, получаемых из ЭВМ. Блок 5 буферной пам ти имеет страничную организацию.

Блок 6 осуществл ет прием кадра данных, поступающего из канала св зи через приемник приемопередатчик ка 9, и выдачу сформированного кадра данных в канал св зи через передатчик приемопередатчика 9.

Блок 7 пр мого доступа в пам ть, выполненный, например, на ИС К580ИК57, предназначен дл  управлени  записью информации, получаемой из моноканала через приемопередатчик 9 и блок 6, в блок 5 буферной пам ти, а также дл  управлени  чтением данных из блока 5 буферной пам ти дл  последующей их выдачи через блок 6 в моноканал. Дл  выполнени  операции чтени  данных из блока 5 буферной пам ти блок 7 пр мого доступа в пам ть должен иметь следующие данные: количество байт, которое необходимо считать, номер страницы, из которой производитс  считывание данных , и начальный адрес внутри страницы . Эти исходные данные микропроb14

цессор 1, использу  блок 2 сопр жени  шин и дополнительную группу 15 шин, записывает в блок 7 пр мого доступа в пам ть, т.е. предваритель- но программирует его на режим чтени . Дл  выполнени  операции записи в блок 5 буферной пам ти предварительное программирование блока 7 пр мого доступа в, пам ть не производит- с .

При включении питани  устройства в блоке 7 устанавливаетс  начальный адрес внутри страницы. Указаннный блок формирует при выполнении опера- ции записи npurii чаемого из моноканала кадра П л 1,оьач слыюс 1 ь адресов внутри стр.-шины. Адрес пам ти, по которому производитс  запись слова данных в блок 5 буферной ты ч -ц. состо щей из померз странном и адреса внутри страницы одновременно, выдаетс  на шину if1 адреса 6. мком 9 поиска свободных страниц и блоком 7 соответственно. После окончани  при- ема кадра данных, поступающего из моноканала, в блоке 7 автоматически (без вмешательства микропроцессора 1) производитс  загрузка начального адреса внутри страницы. .

Блок 8 поиска свободных страниц предназначен дл  поиска свободных страниц в блоке 5 буферной пам ти и маркировани  зан тых страниц, вместе с блоком 7 пр мого доступа в пам ть обеспечивает выдачу на шину 16 адреса пам ти, по которому производитс  запись байта данных.

Приемопередатчик 9 обеспечивает электрическое и кабельное подключе- пие к моноканалу. Приемник представл ет из себ  декодер, который преобразует Манчестерский код в двоичные данные и тактовые импульсы. Передатчик представл ет из себ  кодер, который преобразует двоичные данные и тактовые импульсы в самосинхронизирующуюс  последовательность бит - Манчестерский код.

Блок 10 пам ти свободных страниц предназначен дл  хранени  таблицы, в которой содержатс  номера свободных и зан тых страниц части блока 5 буферной пам ти, предназначенной дл  хранени  данных, полученных из моноканала.

Станци  локальной сети работает следующим образом.

5 0 5 0

о

5

5

0

5

1е

При включении питани  станции производитс  установка всех блоков станции в исходное состо ние. Со стороны ЭВМ через блок 4 сопр жени  с ЭВМ и блок 2 сопр жени  шин производитс  загрузка программного обеспечени  в блок 3 пам ти. После этого микропроцессор 1, выполн   рабочую программу, наход щуюс  в блоке 3 пам ти, находитс  в режиме ожидани  прерываний от блока 4 сопр жени  с ЭВМ или от блока 6.

Вс  пам ть в блоке 5 буферной пам ти  вл етс  свободной и может быть использована как со стороны блока 4 сопр жени  с ЭВМ, так и со стороны блока 6.

В таблице страниц, хран щейс  в блоке 10 пам ти свободных страниц, все страницы, начина  с нулевой, отмечены как свободные.

В блоке 8 поиска свободных страниц хранитс  код номера свободной нулевой страницы, который с выхода этого блока поступает на вход блока 6. Кроме того, с выхода блока 8 поиска свободных страниц на вход блока 6 поступает сигнал, указывающий о наличии свободной страницы в блоке 8 поиска свободных страниц. Наличие этого сигнала  вл етс  необходимым и достаточным условием дл  приема информации из моноканала и размещени  ее в свободной странице блока 5 буферной пам ти.

В блоке 7 пр мого доступа в пам ть установлен начальный адрес внутри страницы, с которого производитс  запись данных, получаемых из моноканала .

Дл  понимани  сущности работы станции локальной сети рассмотрим выполнение операций записи информации, получаемой из моноканала,в блок 5 буферной пам ти и ее последующей вы- дачи в ЭВМ, и чтени  информации, записанной в блоке 5 буферной пам ти, и ее последующей выдачи в моноканал.

Блок 6 посто нно прослушивает моноканал и в случае по влени  передачи производит прием и дешифрацию адресной части передаваемого кадра информации. Если прин тый адрес совпадает с адресом станции, блок 6 осуществл ет прием информации. Из битовой последовательности данных, поступающей с выхода приемопередатчика 9 на вход блока 6, последний

формирует байты данных. По окончании формировани  байта данных блок 6 вырабатывает сигнал запроса -записи, поступающий на вход блока 7 пр мого доступа в пам ть. Получив сигнал запроса записи, блок 7 осуществл ет захват группы 15 шин, предварительно определив, что дополнительна  группа шин не используетс  каким-либо другим блоком станции, например блоком 4 сопр жени  с ЭВМ или блоком 2 соп- р жени  шин. Захватив дополнительную группу 15 шин, блок 1 формирует сигнал подтверждени  записи, поступающий в блок 6. При получении этого сигнала байт данных с информационных выходов блока б поступает на шину 17 данных и блок б сбрасывает сигнал запроса записи.

Затем одновременно с адресных выходов блока 7 и блока 8 поиска СРО- бодных страниц на шину 16 адреса поступает код адреса  чейки пам ти, по которому производитс  запись байта данных. Код адреса состоит из двух частей: кода адреса внутри страницы ,, сформированного блоком 7 и поступающего на цепи младших разр дов шины 16 адреса, и кода номера страницы , сформированного блоком 8 поиска свободных страниц и поступающим на цепи старших разр дов шины 16 адреса.

Затем блок 7 вырабатывает сигнал Запись, который поступает на цепь шины 18 управлени . На адресный и информационные входы блока 5 буферной пам ти поступают соответственно код адреса  чейки пам ти с шины 16 адреса и байт данных с шины 17 данных. При поступлении на управл ющий вход блока 5 буферной пам ти с шины 18 управлени  сигнала Запись происходит запись байта данных по указанному адресу, В момент окончани  записи блок 7 сбрасывает сигнал подтверждени  записи. По сбросу этого сигнала в блоке 7 происходит увеличение значени  адреса внутри страницы на единицу, тем самым подготавливаетс  адрес внутри страницы дл  следующего байта данных. Затем блок 7 освобождает группу 15 шин, что делает ее доступной дл  других блоков станции . Параллельно с этим блок 6 осуществл ет прием битовой информации, поступающей с выхода приемопередатчика 9, и формирование следующего байта данных. При поступлении на вход

блокл / следу Hi1; iix e u кзлОи .запрос., записи процедура -загисч б ъюв в блок 5 буферной ПРМТН происходит с; аналогично,

кадра и л .чгоъ сформирован- ннх из него бачке1 5 буферной пам ти прочсхр шг ;к 5, передачи л мопоклт ЛТ , Госте чтого

O блок 6 провер ет iiv:; -пь -юс ь приема (по ПОЛЧНОУШПЛЫЮЧ КОНТРОЛЬНОЙ сумме) ч п пучрэ РОГПЗПТ,ноге дпср -ечнл г-01 чруе | спсюч,- ш , гочсржгшпт чкС ормаг.пю о нормаль5 ном завершении операции  аппсн и о номере запоггпегто гтрргнцм блока 5 буферной пам ти; cbopnunveT сигнал пре- прсрилэтпщ, котгр г РГ-ХО П блока .6 поступаем на ;гч 1 Р. d гпчп 18 уп0 равлени  , г. ситгал конча записи, который с ЯРХОПЗ блока 6 поступает на входы блока 7 и бпска 8 поиска свободных страшщ.

По сигналу конца записи в блоке 7

5 восстанавливаетс  значение начального адреса внутри страницы, а блок 8 поиска свободных страниц маркирует заполненную страницу в блоке 10 пам ти свободных страниц KJK зан тую и

0 находит новую свободную страницу. В результате на входе этого блока формируетс  сигнал наличи  свободных страниц. Таким образом, благодар  , указанному механизму взаимодействи 

5 между блоком 8 поиска свободных

страниц, блоком 10 пам ти свободных страниц, блоком 7 и блоком 6 станци  обеспечивает прием блока данных из моноканала, состо щего из нескольких

0 кадров, следующих синхронно одни ча другим с минимальными временными интервалами.

Одновременно с приемом следующего кадра данных в свободную страницу

5 блока 5 буферной пам ти происходит обработка сигнала прерывани . Указанный сигнал по цепи 18.6 шины 18 управлени  поступает ia вход блока 2 сопр жени  пин. Почучпв его, блок

0 2 сопр жени  мин прерывает выполнение программы микропроцессором I и переводит ее на обработку прин того кадра. Микропроцессор 1 через блок 2 сопр жени  шин и группу 15 шик обра5 щаетс  к блоку 6, считывает сформированный байт состо ни , обрабатывает прин тый кадр информации и запускает работу блока 4 сопр жени  с ЭВМ.

9147822110

Дл  инициализации чтени  данных . си этой информации указанный блок вы- нз нулевой страницы блока 5 буферной рабатывает сигнал прерывани , посту

пам ти в ЭВМ микропроцессор 1 , использу  блок 2 сопр жени  шин и группу 15 гаин, обращаетс  к блоку 4 сопр жени  с ЭВМ и записывает в него начальный адрес пам ти, состо щий из кода нулевой страницы и кода адреса внутри страницы, и затем определенную информацию, указывающую на необходимость выполнени  операции чтени  данных и последующей выдачи в ЭВМ, Факт записи этой информации вызывает по вление на выходе блока 4 сопр - 15 р жени  с ЭВМ. В этой информации

жени  с ЭВМ сигнала прерывани , поступающего по цепи запроса прерывани  интерфейса Обща  гаина в СМ ЭВМ. Обрабатыва  прерывание, СМ ЭВМ считывает с информационных выходов блока 4 сопр жени  с ЭВМ указанную информацию, котора  по шине 22 данных поступает в СМ ЭВМ, Проанализировав эту информацию, СМ ЭВМ запускает блок 4 сопр жени  с ЭВМ на выполнение операции чтени  пам ти. Блок 4 сопр жени  с основной ЭВМ захватывает группу 15 шин, код начального адреса пам ти с адресного

35

выхода блока 4 сопр жени  с ЭВМ выда- JQ м ти 10 свободных страниц маркируетс  как свободна .

Таким образом, возможно одновременное и независимое выполнение трех основных процедур в станции: прием очередного кадра из моноканала и размещение его в .свободной странице блока 5 буферной пам ти; обработка микропроцессором 1 прин тых кадров; передача блоком 4 сопр жени  с ЭВМ об- 4Q работанных микропроцессором 1 кадров из блока 5 буферной пам ти в ЭВМ.

Рассмотрена работа станции при поступлении одного кадра данных из моноканала и его передаче в ЭВМ.

45 В реальной работе поток данных, поступающий из моноканала, состоит из нескольких кадров. Указанный механизм взаимодействи  между блоком 7 блоком 8 поиска свободных страниц, блоком 10 пам ти свободных страниц и блоком 5 буферной пам ти позвол ет производить внепроцессорную запись поступающих кадров данных, обеспечива  получение всех кадров, преднаэjc наченных данной станции. Рабоча 

программа, наход ща с  в блоке 3 пам ти , реализует определенную систему протоколов вычислительной сети. Окончание приема каждого кадра данных выетс  на шину 16 адреса и с шины 16 адреса поступает на адресный вход блока 5 буферной пам ти. Затем блок 4 сопр жени  с ЭВМ вырабатывает сигнал Чтение, поступающий на цепь 18,1 шины 18 управлени . С этой цепи указанный сигнал поступает на управл ющий вход блока 5 буферной пам ти. Байт данных, записанный по указанному адресу, поступает с информационных выходов блока 5 буферной пам ти на шину 17 данных. С шины 17 данных байт данных поступает на информационные входы блока 4 сопр жени  с ЭВМ, записываетс  в указанном блоке и затем с информационных выходов по шине 22 данных поступает в СМ ЭВМ. В блоке 4 сопр жени  с ЭВМ производитс  увеличение начального адреса пам ти на единицу. Чтение следующих байтов данных из блока 5 буферной пам ти происходит указанным образом.

О завершении операции чтени  СМ ЭВМ указывает микропроцессору 1 следующим образом. СМ ЭВМ записывает в блок 4 сопр жени  с ЭВМ определенную информацию, поступающую на информационные входы блока 4 сопр жени  с ЭВМ с тины 22 данных. По факту запи50

пающий на цепь 18.5 шины 18 управлени  и затем с этой цепи поступающий на вход блока 2 сопр жени  гаин. Получив сигнал прерывани , блок 2 сопр жени  гаин прерывает выполнение программы микропроцессором 1 н переводит ее на обработку прерывани . Обрабатыва  прерывание, микропроцессор 1, использу  блок 2 сопр жени  гаин и группу 15 шин, считывает указанную информацию из блока 4 сопуказано , что данные, поступившие из моноканала и хранившиес  в нулевой странице, переданы в ЭВМ. Проанализировав эту информацию, микропроцессор 1, использу  блок 2 сопр жени  шин и группу 15 гаин, приступает к освобождению нулевой страницы. Дл  этого микропроцессор 1 записыпа- ет в блок 8 поиска свободных страниц

код нулевой страницы. По факту записи кода в блоке 8 поиска свободных страниц запускаетс  процесс освобождени  страницы, в результате выполнени  которого нулева  страница в па35

4Q

45

50

1 i

зывает прерывание от блока 6. Рабоча  программа формирует очередь из полученных от блока б прерываний. Р д кадров, получаемых из моноканала выполн ет служебные функции и не требует передачи в ЭВМ. В промежутка между поступлением кадров из моноканала рабоча  программа выбирает первое в пор дке поступлени  прерывание из очереди полученных прерываний от блока б и производит обрзбот- ку-соответствующего ему кадра. Дл  этого микропроцессор 1, работающий под управлением рабочей программы, через блок 2 сопр жени  шин и группу 15 шин получает доступ к странице , номер которой указан в этом пре рывании, и считывает определенную информацию. Получив эту информацию, рабоча  программа определ ет тип кадра (служебный или информационный) Если кадр информационный, то инициализируетс  работа блока 4 сопр жени  с ЭВМ, и начинаетс  выдача обработанного кадра данных из блока 5 буферной пам ти. После выдачи кадра данных в ЭВМ производитс  освобождение страницы, в которой этот кадр размещен.

Рассмотрим режим выдачи информации из ЭВМ в моноканал.

ЭВМ, име  блок данных дл  передачи в моноканал, выдает информацию на шину 22 данных, котора  поступает на вход блока 4 сопр жени  с ЭВМ. Затем эта информаци  записываетс  в указанный блок. По факту записи этой информации блок 4 сопр жени  с ЭВМ вырабатывает сигнал прерывани , поступающий на цепь 18.5 шины 18 управлени . Данный сигнал с цепи 18.5 шины 18 управлени  поступает на вход блока 2 сопр жени  шин. Получив этот сигнал, блок 2 сопр жени  шин прерывает выполнение рабочей программы микропроцессором 1 и переводит ее на обработку полученного прерывани . Обрабатыва  прерывание, микропроцессор 1, использу  блок 2 сопр жени  шин и группу 15 шин, произво- дит считывание этой инициативной информации из блока 4 сопр жени  с ЭВМ. Микропроцессор 1, определив по считанной информации наличие в ЭВМ блока данных дл  выдачи в моноканал, производит следующие действи . Использу  блок 2 сопр жени  шин и группу 15 шин, записывает в блок 4 сопр  822112

женин с ЭВМ члчттт, Л ггтрс г ЛРМЯТН, состо щий ит номера свободной стра- нчиы части блока 5 буферной пам ти, ппслназначеннгй дл  приема данных из ЭВМ5 и адреса внутри страницы, и затем записывает определенную информацию По фпкту  апнси ттой информации блок 4 сотр с ешш с ЭВМ выра- 10 батьшает сигнал прорыв РЧШЯ. Сигнал прерывани  с выхоца блока 4 сопр жени  с ЭВМ поступает в шину 20 управлени , а затем г, г.сс - з ЭВМ. Обрабатыва  прерпп1кпг, ЗГ-М считывают эту информацию, котора  с выхода блока 4 сопр жени  с ЭВМ поступает на шину 22 даннь ь атсм с нее в ЭВМ. По полученной информации ЭВМ определ ет , что станци  готова к записи

0

5

0

5

0

5

0

5

данных в блок 5 буферной пам ти. ЭВМ выдает на глшу 22 данных байт данных С шичы 22 бпнт данкуч поступает в блок 4 сопр жени  с ЭВМ Затем блок 4 сопр жени  с ЭВМ захватывает группу 15 шин, с адресных выходов этого блока на шину 16 адреса поступает начальный адрес пам ти, а па пину 17 данных - байт данных, прин тый из ЭВМ. Затем блок 4 сопр жени  с ЭВМ формирует сигнал Запись, поступающий с выхода блока на цепь 18,2 шины 18 управлени . На адресный и информационный входы блока 5 буферной пам ти поступает адрес  чейки пам ти и байт данных с шин адреса 16 и данных 17 соответственно. При поступлении сигнала Запись с цепи 18.2 шины 18 управлени  на вход блока 5 буферной пам ти происходит запись байта данных в блок 5 буфер ной пам ти. В момент окончани  операции записи в блоке 4 сопр жени  с ЭВМ происходит увеличение значени  начального адреса пам ти на единицу, тем самым подготавливаетс  значение адреса пам ти дл  записи следующего байта данных. Затем блок 4 сопр жени  с ЭВМ освобождает группу 15 шин. Запись следующих байтов данных происходит указанным образом.

После окончани  записи данных в указанную страницу блока 5 буферной пам ти ЭВМ помещает на шине 22 данных информацию, указывающую на окончание записи в  ту страницу. Эта информаци  с шины 22 данных поступает на вход блока 4 сопр жени  с ЭВМ и затем записываетс  в нем. По факту записи этой информации блок 4 сопр жени  с ЭВМ вырабатывает сигнал прерывани  поступающий с выхода этого блока на цепь 18.5 шины 18 управлени Данный сигнал с цепи 18.5 шины 18 управлени  поступает на вход блока 2 сопр жени  шин. Получив этот сигнал, блок 2 сопр жени  шин прерывает выполнение рабочей программы микропроцессором 1 и переводит ее на обра- ботку полученного прерывани . Обрабатыва  прерывание, микропроцессор 1, использу  блок 2 сопр жени  шин и группу 15 шин, производит считывание указанной информации из блока 4 соп- р жени  с ЭВМ. В этой информации содержитс  номер заполненной страницы блока 5 буферной пам ти. Затем микропроцессор 1 обрабатывает прин тый блок данных и подготавливает выдачу его в моноканал. Дл  этого микропроцессор 1 через блок 2 сопр жени  шин и группу 15 шин записывает и блок 7 значение начального адреса пам ти,

состо щего из номера страницы, содер- 25 да чтени . Указанный сигнал с выхожащей данные, полученные из ЭВМ, и значени  длины блока данных Блок 7, получив эти данные, формирует сигнал наличи  данных, предназначенных дл  выдачи в моноканал. С выхода блока 7 указанный сигнал поступает на вход блока 6. Если блок 6 готов к выдаче данных в моноканал, то он формирует сигнал запроса чтени . Указанный сигнал с выхода блока 6 поступает на вход блока 7.

Блок 7 захватывает группу 15 шин, формирует сигнал подтверждени  чтени , который с выхода указанного блока поступает на вход блока 6. С адресных выходов блока 7 па шину 16 .адреса поступает первый (начальный ) адрес формируемой последовательности адресов байтов данных. Затем блок 7 формирует сигнал Чтение, поступающий с выхода указанного блока на цепь 18.1 шины 18 управлени . С шины 16 адреса начальный адрес поступает на адресный вход блока 5 буферной пам ти. При поступлении на управл ющий вход блока 5 буферной пам ти с цепи 18.1 шины 18 управлени  сигнала чтени  байт данных, записанный по начальному адресу, поступает с информационных выходов блока 5 буферной пам ти на шину 17 данных. С шины 17 данных байт данных nocTvna- ет на информационный вход блока 6. Получив сигнал подтверждени  чтени ,

блок 6 сбрасывает сигнал запроса чтени . Блок 7 сбрасывает сигнал подтверждени  чтени . По заднему фронту сигнала подтверждени  чтени  байт данных 1 записываетс  в блок 6. В блоке 7 происходит увеличение значени  начального адреса на единицу и уменьшение на единицу значени  длины блока . Блок 7 освобождает группу 15 шин. На этом заканчиваетс  обслуживание запроса на чтение байта и блок 7 готов к приему следующего запроса .

Блок 6 начинает побитовую выдачу прин того байта через приемопередатчик 9 в моноканал и формирует новый сигнал запроса чтени , который вызывает следующий цикл в работе блока 7. Следующие циклы выполн ютс  также, как указано. После выдачи всего блока данных блок 7 сбрасывает сигнал наличи  данных дл  выдачи в моноканал и формирует сигнал кон0

5

0

5

0

5

да блока 7 поступает на вход блока 6. При поступлении этого сигнала блок 6 формирует байт состо ни , содержащий информацию о нормальном завершении операции выдачи данных в моноканал и сигнал прерывани , который с выхода блока 6 поступает на цепь 18.6 шины 18 управлени .

Сигнал прерывани  с цепи 18.6 шины 18 управлени  поступает на вход блока 2 сопр жени  шин. Получив его, блок 2 сопр жени  шин прерывает выполнение программы микропроцессором 1 п переводит ее на обработку прерывани  от блока 6, Микропроцессор 1 через блок 2 сопр жени  шин и группу 15 шин обращаетс  к блоку 6, считывает сформированный байт состо ни . Затем рабоча  программа помещает номер освобожденной страницы f блока 5 буферной пам ти в таблицу свободных страниц, предназначенных дл  приема данных из ЭВМ. Данна 

таблица размещаетс  в блоке 3 пам ти.

i

Блок 2 сопр жени  шин обеспечивает энергетическое и логическое сопр жение группы 11 и 15 шин. Блок 2 сопр жени  шин обеспечивает доступ микропроцессора 1 к любой странице блока 5 буферной пам ти, а также к блоку 4 сопр жени  с ЭВМ, блокам 6. и 7 и блоку 8 поиска свободных страниц . Дл  нормального функционировани  станции необходимо взаимодействне между микропроцессором 1 с одной стороны и блоком 4 сопр жени  с ЭВМ, блоком 6, блоком 8 поиска свободных страниц и блоком 7, с другой стороны. Это взаимодействие осуществл етс  посредством регистров, наход щихс  в указанных блоках. Эти регистры через блок 2 сопр жени  шин доступны микропроцессору 1, т.е. микропроцессор 1 может записывать в них определенную информацию или считывать определенную информацию, необходимую дл  обеспечени  передачи данных между ЭВМ и моноканалом. Дл  выполнени  операций записи- чтени  с любой страницей блока 5 буферной записи микропроцессор 1 прежде всего обращаетс  к регистру 40

ваготс , и код номера страницы, поступающий с выхода регистра 40 страниц на информационный вход шинного формировател  41, и код адреса  чейки внутри страницы, поступающий с гаи ны 12 адреса на информационный вход шинного формировател  38, транслируютс  на шину 16 адреса группы 15 шин

При выполнении операции записи в блок 5 буферной пам ти одновременно с адресных и информационных выходов микропроцессора 1 поступают код адреса  чейки внутри страницы и- 15 данные, которые нужно записать по данному адресу на шипы адреса 12 и данных 13,соответственно. С шины 13 данных данные поступают на информационный вход шинного формировател 

10

страниц и записывает в него код номе- 20 На пеРвьп 1 Управл ющий вход шинного формировател  32 в течение выра страницы с которой выполн етс  операци  записи-чтени .

С адресных выхоцов микропроцессора 1 на шину 12 адреса поступает код адреса регистра 40 страниц. С шины

12адреса этот код поступает на вход дешифратора 42 адреса. На первом выходе дешифратора 42 адреса по вл етс  сигнал разрешени  занесени , поступающий на первый управл ющий вход регистра 40 страниц К моменту по влени  сигнала разрешени  занесени  с информационных выходов микропроцессора 1 на шину 13 данных поступает код номера страницы, с которой выполн етс  операци  записи-чтени . С шины

13данных код номера страницы поступает на третий информационный вход регистра 40 страниц. Затем микропроцессор 1 выдает сигнал Запись, поступающий на цепь 14.6 шины 14 управлени . Сигнал Запись с цепи 14.6 шины 14 управлени  поступает на второй управл ющий вход регистра

40 страниц. При по влении этого сигнала код номера страницы запоминаетс  в регистре 40 страниц.- Затем с адресного выхода микропроцессора 1 на шину 12 адреса в течение цикла записи-чтени  поступает код адреса  чейки внутри страницы. С шины 12 адреса этот код поступает на вход дешифратора 42 адреса и информационный вход шинного формировател  38, На управл ющие входы шинных формирователей 38 и 41 с второго выхода дешифратора 42 адреса поступает сигнал разрешени  подключени  к шине. Шинные формирователи 38 и 41 откры30

35

полпенни цикла записи, как и на упра л ющий вход усилител -передатчика 35, поступает сигнал разрешени  под- 25 ключени  к шине. Затем микропроцессор 1 выдает сигнал Запись, поступающий на цепь 14.4 шины 14 управлени . С цепи 14.4 сигнал поступает на первый вход элемента ИЛИ 33. Сигнал с выхода последнего поступает на второй управл ющий вход шинного формировател  32. Шинный формирователь 32 открываетс  и данные с выхода его поступают на шину 17 данных группы 15 шин. Сигнал Запись также поступает на второй вход усилител -передатчика 35. Усилитель-передатчик 35 транслирует сигнал Запись с выхода на выход, так как на первый вход пос тупает сигнал разрешени  подключени  к шине. Сигнал с выхода усилител - передатчика 35 поступает на цепь 18.2 шины 18 управлени  группы 15 шин„ На адресный и информационный входы блока 5 буферной пам ти поступ ют соответственно код адреса  чейки пам ти с шины 16 адреса и данные с шины 17 данных. При поступлении на управл ющий вход блока 5 буферной пам ти с цепи 18.2 шины 18 управлени  сигнала происходит запись данных по указанному адресу.

40

45

50

При выполнении операции чтени  данных из блока 5 буферной пам ти 55 выдача адреса, по которому производитс  считывание информации, на шину 16 адреса блоком 2 сопр жени  шин происходит так же, как дл  операции записи. Затем микропроцессор 1 выдаваготс , и код номера страницы, поступающий с выхода регистра 40 страниц на информационный вход шинного формировател  41, и код адреса  чейки внутри страницы, поступающий с гаи- ны 12 адреса на информационный вход шинного формировател  38, транслируютс  на шину 16 адреса группы 15 шин.

При выполнении операции записи в блок 5 буферной пам ти одновременно с адресных и информационных выходов микропроцессора 1 поступают код адреса  чейки внутри страницы и- данные, которые нужно записать по данному адресу на шипы адреса 12 и данных 13,соответственно. С шины 13 данных данные поступают на информационный вход шинного формировател 

0

5

полпенни цикла записи, как и на управл ющий вход усилител -передатчика 35, поступает сигнал разрешени  под- 5 ключени  к шине. Затем микропроцессор 1 выдает сигнал Запись, поступающий на цепь 14.4 шины 14 управлени . С цепи 14.4 сигнал поступает на первый вход элемента ИЛИ 33. Сигнал с выхода последнего поступает на второй управл ющий вход шинного формировател  32. Шинный формирователь 32 открываетс  и данные с выхода его поступают на шину 17 данных группы 15 шин. Сигнал Запись также поступает на второй вход усилител -передатчика 35. Усилитель-передатчик 35 транслирует сигнал Запись с выхода на выход, так как на первый вход поступает сигнал разрешени  подключени  к шине. Сигнал с выхода усилител - передатчика 35 поступает на цепь 18.2 шины 18 управлени  группы 15 шин„ На адресный и информационный входы блока 5 буферной пам ти поступают соответственно код адреса  чейки пам ти с шины 16 адреса и данные с шины 17 данных. При поступлении на управл ющий вход блока 5 буферной пам ти с цепи 18.2 шины 18 управлени  сигнала происходит запись данных по указанному адресу.

0

5

0

При выполнении операции чтени  данных из блока 5 буферной пам ти выдача адреса, по которому производитс  считывание информации, на шину 16 адреса блоком 2 сопр жени  шин происходит так же, как дл  операции записи. Затем микропроцессор 1 выда171478221

ет сигнал Чтение, поступающий на цепь 14.2 шины 14 управлени . В указанной цепи сигнал поступает на второй вход усилител -передатчика 34. Усилитель-передатчик 34 открываетс  и сигнал с его выхода поступает на цепь 18,1 шины 18 управлени  группы 15 шин. На адресный вход блока 5

буферной пам ти поступает адрес с гаи- ю 32 открываетс  и данные с его выхода

ны 16 адреса. При поступлении на вход блока 5 буферной пам ти сигнала с цепи 18.1 ганны 18 управлени  данные, записанные по указанному адресу, поступают с информационных выходов 15 блока 5 буферной пам ти на шину 1 7 данных. С шипы 17 данных данные поступают на информационный вход регистра 30. Сигнал Чтение с цепи 14.2 шины 14 управлени  также посту- 20 пает на первый вход элемента ШШ 31. Сигнал с выхода элемента ШШ 31 поступает на управл ющий вход регистра 30. По этому сигналу данные, поступающие на информационный вход регистра 25 30, запоминаютс  в нем. Сигналы с выхода регистра 30 поступают на информационный вход шинного формировател  29, на первый и второй управл ющие входы которого поступают сигнал 30 разрешени  подключени  к шине и сигнал с выхода элемента ИЛИ 31 соответственно . Шинный формирователь 29 открываетс  и данные поступают на шину 13 данных, а затем с нее - на информационный вход микропроцессора 1.

При выполнении операции записи данных в регистр, наход щийс ,например , в блоке 8 поиска свободных страниц , блок 2 сопр жени  шин работает 40 следующим образом. Одновременно с адресного и информационного выходов микропроцессора 1 поступают код адреса регистра и данные, которые нужно записать в этот регистр, на шины д5 адреса 12 и данных 13 соответственно. С шины 12 адреса код адреса регистра поступает на вход дешифратора 42 адреса и информационный вход шинного формировател  38, Сигнал разреше - вд ни  подключени  к шине с второго выхода дешифратора 42 адреса поступает на управл ющий вход шинного формировател  38, который открываетс . Код адреса регистра с информационного „ входа шинного формировател  38 транслируетс  на шину 16 адреса группы 15 шин. Затем микропроцессор Г выдает сигнал Запись, поступающий на цепь

35

поступают на шину 17 данных группы 15 шин. Сигнал с цепи 14,6 поступает на второй вход усилител -передатчика 37, на первый вход которого поступает сигнал .разрешени  подключени  к шине. Усилитель-передатчик 37 открываетс  и на его выходе по вл етс  сигнал, поступающий на цепь 18.1 шины 18 управлени  группы 15 шин. На адресный и информационный входы блока 8 поиска свободных страниц поступают соответственно код адреса регистра с шины 16 адреса и данные с шины 17 данных. При поступлении на вход блока 8 поиска свободных страниц сигнала с цепи

18.4шины 18 управлени  происходит запись данных в регистр блока 8 поиска свободных страниц.

При выполнении операции чтени  регистра, наход щегос , например, в блоке 6, блок 2 сопр жени  шин работает следующим образом. С адресного выхода микропроцессора 1 на шину 12 адреса поступает код адреса регистра, а с гаины 12 адреса код адреса - на вход дешифратора 42 и информационный вход шинного формировател  38. Сигнал разрешени  подключени  к шине с второго выхода дешифратора 42 адреса поступает на управл ющий вход шинного формировател  38, который открываетс . Код адреса регистра с информационного входа шинного формировател  38 транслируетс  на шину 16 адреса группы 15 шин. Затем микропроцессор 1 выдает сиг- пал Чтение, поступающий на цепь

14.5шины 14 управлени . Сигнал с цепи 14.5 поступает на второй вход усилител -передатчика 36, на первый вход которого с второго выхода дешифратора 42 адреса поступает сигнал разрешени  подключени  к шине. Усилитель-передатчик 36 открываетс . Сигнал с его выхода поступает на цепь 18.3 гаины 18 управлени  группы 15 шин, На адресный вход блока 6 поступает код адреса регистра с гаи14 ,6 шины 14 управлени . Сигнал с цепи 14,6 поступает на второй вход элемента ИЛИ 33, сигнал с выхода которого поступает на второй управл ющий вход шинного формировател  32, на первый управл ющий вход которого поступает сигнал разрешени  подключени  к шине. Шинный формирователь

0 5 0

0 5

5

поступают на шину 17 данных группы 15 шин. Сигнал с цепи 14,6 поступает на второй вход усилител -передатчика 37, на первый вход которого поступает сигнал .разрешени  подключени  к шине. Усилитель-передатчик 37 открываетс  и на его выходе по вл етс  сигнал, поступающий на цепь 18.1 шины 18 управлени  группы 15 шин. На адресный и информационный входы блока 8 поиска свободных страниц поступают соответственно код адреса регистра с шины 16 адреса и данные с шины 17 данных. При поступлении на вход блока 8 поиска свободных страниц сигнала с цепи

18.4шины 18 управлени  происходит запись данных в регистр блока 8 поиска свободных страниц.

При выполнении операции чтени  регистра, наход щегос , например, в блоке 6, блок 2 сопр жени  шин работает следующим образом. С адресного выхода микропроцессора 1 на шину 12 адреса поступает код адреса регистра, а с гаины 12 адреса код адреса - на вход дешифратора 42 и информационный вход шинного формировател  38. Сигнал разрешени  подключени  к шине с второго выхода дешифратора 42 адреса поступает на управл ющий вход шинного формировател  38, который открываетс . Код адреса регистра с информационного входа шинного формировател  38 транслируетс  на шину 16 адреса группы 15 шин. Затем микропроцессор 1 выдает сиг- пал Чтение, поступающий на цепь

14.5шины 14 управлени . Сигнал с цепи 14.5 поступает на второй вход усилител -передатчика 36, на первый вход которого с второго выхода дешифратора 42 адреса поступает сигнал разрешени  подключени  к шине. Усилитель-передатчик 36 открываетс . Сигнал с его выхода поступает на цепь 18.3 гаины 18 управлени  группы 15 шин, На адресный вход блока 6 поступает код адреса регистра с гаи1 9

ны 16 адреса. При поступлении на вход блока б сигнала с цепи 18.3 шины 18 управлени  содержимое -регистра с информационного выхода блока 6 поступает на шину 17 данных. С шины 17 данных данные поступают на информационный вход регистра 30. Сигнал Чтение с цепи 14.5 шкны 14 управлени  также поступает на второй вход элемента ИЛИ 31,, а затем на управл ю- щий вход регистра 30. Поэтому сигнал данные, поступакшдие на информационный вход регистра 30, запоминаютс  в нем. Сигналы с выхода регистра 30 поступают на информационный вход шинного формировател  29, на первый и второй управл ющие входы которого потупают сигнал разрешени  подключени  к шине и сигнал с выхода элемента ИЛИ 31 соответственно. Шинный формирователь 29 открываетс , данные поступают на тайну 13 данных и затем на информационный вход микропроцессора

Запросы прерывани  от блока 4 соп р жени  с ЭВМ и от блока 6 поступают в узел 39 прерывани , который фиксирует наиболее приоритетный в насто щий момент запрос прерывани . Затем формирует сигнал, который с выхода узла 39 поступает на цепь 14.3 шины управлени . Получив сигнал прерывани , микропроцессор 1 формирует сигнал подтверждени  прерывани , поступающий на цепь 14.1 шины 14 управлени . Сигнал с цепи 14.1 шины 14 управлени  поступает на вход узла 39. При получении сигнала с информационного выхода узла 39 на шину 13 данных поступает код, соответствующий номеру наиболее приоритетного прерывани . С шины 13 данных этот код затем поступает на информационный вход микропроцессора 1. В результате этого идентифицируетс  выдавший прерывание блок и управление передаетс  соответствующей программе обслуживани  прерывани . Обрабатыва  прерывание, микропроцессор 1 производит чтение регистра идентифицируемого блока.

Таким образом, блок 2 сопр жени  шин обеспечивает доступ микропроцессора 1 к любой странице блока 5 бу

ферной пам ти и регистрам, наход щим- 55 B единичное состо ние триггер 49, с  в блоках станции, дл  получени  Отрицательный импульс сброса также опр-еделенной информации, необходимой поступает на входы элементов НЕ 51 и дл  нормального выполнени  рабочей программы, реализующей определенную

И 54. При этом на выходе элемента И 54 формируетс  отрицательный им10

15

20

.

25

7822120

систему протоколов пт,пшслительной сети. Блок 2 сопр жени  пин занимает группу 15 шип только на врем  выполнени  одной или нескольких one- раций записи-чтени , т.о. группа 15 шин практически используетс  только дл  передачи данных между моноканалом и основной ЭВМ, что позвол ет существенно увеличить nponyciaryro способность станции. При выполнении рабочей программы, за исключением моменто  обращени  микропроцессора 1 к страницам блока 5 буферной пам  - ти и регистрам блоков 6 станции, обмен командами и данными между микропроцессором 1 и блоком 3 пам ти происходит по группе 11 пни. Блок 8 поиска свободных страниц, использу  блок 10 пам ти свободных страниц, совместно с блоком 7 обеспечивает запись кадров данных, получаемых из моноканала, в блок 5 буферной пам ти .

Блок 8 поиска свободных страниц совместно с блоком 7 пр мого доступа в пам ть формируют последовательность адресов блока 5 буферной пам ти, в которых размест тс  байты данных, f сформированные блоком б из кадра, получаемого из моноканала. Код адреса  чейки пам ти состоит из двух частей: кода адреса внутри единицы, сформированного блоком 7 и поступающего на цепи младших разр дов шины 16 адреса, и кода номера страницы, сформированного блоком 8 поиска- . свободных страниц и поступающим на цепи старших разр дов шин 16 адреса .

Кадр данных, получаемый из моно30

35

40

канала, размещаетс  в свободной странице части блока 5 буферной пам ти, предназначенной дл  приема данных из моноканала. В блоке 10 пам ти сво,: бодных страниц хранитс  информаци  о наличии свободных страниц.

Блок 8 поиска свободных страниц работает следующим образом. По отрицательному импульсу сброса при включении питани  станции по входу сброса устанавливаетс  в исходное (нулевое) состо ние триггер 45, по установочному входу устанавливаетс 

B единичное состо ние триггер 49, Отрицательный импульс сброса также поступает на входы элементов НЕ 51

И 54. При этом на выходе элемента И 54 формируетс  отрицательный им211478221

пульс, поступающий на вход сброса ре- с

5 е

гистра 47 номера освобождаемой страницы и устанавливающий регистр 47 номера освобождаемой страницы в исходное состо ние. На выходе элемента НЕ 51 формируетс  положительный импульс . Этот импульс поступает на вход сброса счетчика 57 и устанавливает его в исходное .(нулевое) состо ние. По окончанию действи  отрицательного импульса сброса с пр мого выхода триггера 49 по цепи 26 на вход блока б поступает сигнал, равный единице и указывающий о наличии свободной страницы в блоке 5 буферной пам ти.

Содержимое (код нулевой страницы) счетчика 57 номера страницы по цеп м 26 j ,, поступает на вход блока 6. Наличие этих сигналов  вл етс  необходимым и достаточным условием дл  записи в свободной (нулевой) странице блока 5 буферной пам ти кадра данных , поступающего из канала.

Содержимое счетчика 57 номера страницы также поступает на информационные входы шинного формировател  58, информационные выходы которого подсоединены к цеп м старших разр дов шины 16 адреса. Содержимое счетчика 57 номера страницы транслируетс  на информационные выходы шинного формировател  58, т.е. поступает на шину 16 адреса, только при по влении сигнала подтверждени  записи, вырабатываемого блоком 7 при выполнении операции записи байта данных в блок 5 буферной пам ти.

При получении от блока 6 по цепи 26j отрицательного импульса конца записи, сообщающего блоку 8 поиска свободных страниц о завершении записи в блок 5 буферной пам ти, устанавливаетс  в единичное состо ние триггер 45. Одновременно этот импульс устанавливает в нулевое состо ние триггер 49. Сигнал, равный единце , с пр мого выхода триггера 45 поступает на второй вход элемента И-НЕ 55, а также на второй вход формировател  53, запуска  его. На выходе формировател  53 формируетс  положительный импульс, который поступает на вход элемента И-НЕ 55. На выходе элемента И-НЕ 55 по вл етс  отрицательный импульс, поступающий на вход элемента И 60, на другой вход которого поступает сигнал, равный единице,

22

с

инверсного выхода формировател  50. На выходе элемента И 60 по вл етс  отрицательный импульс записи в

блок 10 пам ти свободных страниц,

который по цепи 28. поступает на вход записи блока 10 пам ти свободных страниц. Сигнал с выхода регистра 47 поступает на первый управл ющий вход мультиплексора 59 и управл ет коммутацией сигналов, поступающих на информационные входы мультиплексора 59. Единичное значение сигнала на выходе регистра 47 (номера

освобождаемой страницы),  вл ющеес  следствием действи  отрицательного импульса сброса, позвол ет поступить содержимому (коду нулевой страницы ) счетчика 57 номера страницы на выход мультиплексора 59. По цеп м

код адреса нулевой страницы,

5

0

5

только что заполненной поступившим из моноканала кадром данных, поступает на адресный вход блока 10 пам ти свободных страниц. По цепи 28,2 на вход блока 10 пам ти свободных страниц поступает сигнал, равный единице , с пр мого выхода триггера 45. По отрицательному импульсу на выходе элемента И 60 происходит запись единицы в  чейку пам ти блока 10 пам ти свободных страниц, кпд адреса которой (код нулевой страницы) установлен на адресном входе блока 10 пам ти свободных страниц. Таким образом , нулева  страница в блоке 10 пам ти свободных страниц помечаетс  как зан та .

Выход элемента И-НЕ 55 соединен 0 с С-входом триггера 45 и входом элемента И 48. По заднему положительному фронту отрицательного импульса па выходе элемента И-НЕ 55 триггер 45 перебрасываетс  в нулевое состо ние. 5 Кроме того, на выходе элемента И 48 устанавливаетс  сигнал, равный единице , так как на второй вход его поступает сигнал, равный единице, с выхода элемента И-НЕ 56. В результате этого сигнал на выходе элемента И 52 измен ет с ое значение с нул  на единицу . Сигнал с выхода элемента И 52 поступает на счетный вход счетчика 57 номера страницы, а также на первый вход формировател  53. Положительный (передний фронт) этого сигнала, измен ет содержимое счетчика 57 номера страницы на единицу,, т.е. в счетчике 57 номера страницы уже содер0

5

231

житс  код (следующий) первой страницы , который по цеп м 28 поступает на адресный вход блока 10 пам ти свободных страниц. Одновременно положительный фронт этого сигнала запускает по первому входу формирователь 53. Выход формировател  53 соединен с первым входом элемента И-НЕ 56, на второй вход которого поступает единичное значение сигнала с инверсного выхода триггера 45. На выходе элемента И-НЕ 56 формируетс  отрицательный импульс, который поступает на бинхровход триггера 49 и вход элемента И 48, а также по цепи 28.3 - на вход чтени  блока 10 пам ти свободных страниц. Код, следующий по пор дку первой страницы, уже находитс  на адресном входе блока 10 пам ти свободных страниц. При поступлении на вход чтени  блока 10 пам ти свобод

ных страниц отрицательного импульса с цепи 28.3 информаци , записанна  в  чейке пам ти, код адреса (код номера страницы) которой уже находитс  на адресном входе, поступает на выход блока 10 пам ти свободных страниц . Сигнал на выходе блока 10 пам ти свободных страниц равен нулю, если страница, код номера которой установлен на адресном входе блока 10 пам ти свободных страниц, свободна , и равен единице, если страница

заполнена данными из моноканала. Пер- 35 писанного, например, в нулевую

ва  страница еще не заполн лась данными из моноканала, поэтому значение указанного сигнала равно нулю.,Сигнал с выхода блока 10 пам ти свободных страниц по цепи 27 поступает на вход элемента НЕ 44. Выход элемента 44 соединен с входом триггера 49, т.е. на вход триггера 49 поступает сигнал, равный единице. По окончании отрицательного импульса на выходе элемента И-НЕ 56 по его заднему положительному фронту по синхровходу триггер 49 измен ет свое состо ние, т.е. на его пр мом выходе по вл етс  сигнал, равный единице. Таким образом, с пр мого выхода триггера 49 по цепи 26.1 на вход блока 6 поступает сигнал, равный единице и указывающий блоку 6 о наличии свободной (первой) страницы в блоке 5 буферной пам ти. Содержимое (код первой страницы) счетчика 57 (номера страницы) по цеп м 26 ve также поступает на вход блока 6. Наличие этих

24

0

сигналов указывает на готовность станции к записи следующего кадра данных, поступающего из моноканала, в свободную первую страницу блока 5 буферной пам ти.

В том случае, если перва  страница уже заполнена, то по окончании отрицательного импульса на выходе элемента И-НЕ 56 триггер 49 не измен ет своего состо ни , так как на его вход с выхода элемента НЕ 44 поступает сигнал, равный нулю. В результ а- те этого сигнал на выходе элемента И 52 измен ет свое значение с нул  на единицу. Положительный (передний) фронт этого сигнала измен ет содержимое счетчика 57 на единицу, т.е. в счетчике 57 содержитс  код следую щей (второй) страницы. Одновременно положительный фронт этого сигнала запускает по первому входу формирователь 53, тем самым повтор   цикл чтени   чейки пам ти блока 10 пам ти

5 свободных страниц, код адреса (код номера второй страницы) которой новлен на адресном входе блока 10 пам ти свободных страниц. Цикл чтени   чеек блока 10 пам ти свободных

0 страниц может быть произведен несколько раз до тех пор, пока не найдетс  свободна  страница.

После выдачи в ЭВМ кадра данных, полученного из моноканала и за-

0

страницу, микропроцессор 1 выполн ет освобождение нулевой страницы . Микропроцессор 1, использу  блок 2 сопр жени  шин, выдает

на шину 16 адреса код адреса регистра 47 номера освобождаемой страниды. С шины 16 адреса код адреса поступает на адресный вход дешифратора 43 адреса, затем на первый вход элемента ИЛИ-НЕ 46, на второй вход которого поступает сигнал с цепи 18.4-шины 18 управлени . К моменту поступлени  сигнала с цепи 12.4 на шине 17 данных уже установлен код номера

освобождаемой (нулевой) страницы,

поступающий с шины 17 данных на информационный вход регистра 47 номера освобождаемой страницы. При поступлении сигнала с цепи 18.4 шины 18

управлени  сигнал на выходе элемента ИЛИ-НЕ 46 мен ет свое значение с нул  на единицу. Сигнал с выхода элемента ИЛИ-НЕ 46 поступает на синхро- вход регистра 47. По положитепьно251478221

му переднему фронту этого сигнала код освобождаемой (нулевой) страницы записываетс  в регистр 47. Факт записи вызывает изменение сигнала на первом выходе регистра 47. Сигнал на первом выходе регистра 47 становитс  равным нулю, в результате этого . содержимое регистра 47 номера освобождаемой страницы, поступающее на инфор-ю п ми: по одной цепи от приемника посмационный вход мультиплексора 59, транслируетс  на его выход и затем по цеп м 284-9 поступает на адресный вход блока 10 пам ти свободных ниц. Изменение сигнала с единицы на нуль на первом выходе регистра 47 запускает формирователь 50. Отрицательный импульс с выхода формировател  50 поступает на вход элемента

тупают двоичные данные, по второй цепи поступают тактовые сигналы, сопровождающие двоичные данные.

Каждый кадр данных, поступающий 15 из моноканала, содержит преамбулу, располагающуюс  в начале кадра. Преамбула представл ет собой код 10101010, повтор ющийс  восемь раз. За преамбулой следует специальное И 60. На выходе элемента И 60 по вл - 20 поле, называемое ограничителем качаетс  отрицательный импульс, который ла кадра (ОНК) и имеющее вид 101010М . по цепи 28.1 поступает на вход записи блока 10 пам ти свободных страниц. На информационный вход блока 10 пам ти свободных страниц поступает сигнал , равный нулю, так как триггер 45 установлен в исходное (нулевое состо ние ) . При поступлении отрицательного импульса на вход записи, блока 10 пам ти свободных страниц в  чейку па- 30 Преамбула необходима дл  того, чтобы м ти, код которой (код нулевой осво-- приемник приемопередатчика 9 достиг бождаемой страницы) поступает на устойчивого рабочего состо ни . В

результате приема кадра на последовательный вход сдвигового регистра 63 поступают биты данных, а на синх- ровход - тактовые импульсы. Занесение и сдвиг битов данных в сдвиговой регистр 63 происходит по переднему положительному фронту каждого тактового импульса. После приема восьми бит сдвиговый регистр 63 заполн етс . С выхода этого регистра код, прин За ОНК следует адрес получател  (станции ) . Адрес станции имеет длину 6 байт. За адресом станции далее идут 25 информационные биты.

Как только приемник приемопередатчика 9 обнаружит передачу в моноканале , то он начинает прием кадра. Приемник начинает принимать преамбулу.

адресный вход, записываетс  нуль, т.е зан та  прежде нулева  страница маркируетс  как свободна .

После окончани  отрицательного импульса, сформированного формирователем 50, на выходе элемента 62 по вл етс  сигнал, равный нулю. Этот сигнал поступает на второй вход элемента И 54, на выходе которого -по вл етс  сигнал, равный нулю и поступающий на вход сброса регистра 47 номера освобождаемой страницы. Регистр 47 номера освобождаемой страницы сбрасываетс  и на первом выходе его устанавливаетс  сигнал, равный единице . Блок 8 поиска свободных страниц возвращаетс  в исходное состо ние .

Таким образом, блок 8 поиска свободных страниц совместно с блоком 10 пам ти свободных страниц без вмешательства микропроцессора 1 обеспечивает в промежутках времени между поступлени ми кадров данных из моноканала быстрый поиск свободной страницы дл  записи в нее следующего кадра данных.

35

40

45

50

55

тый из моноканала, поступает на информационный вход регистра 78 данных , а также на селектор 70 начала кадра. Селектор 70  вл етс  комбинационной схемой, построенной на элег ментах И и НЕ, предназначенной дл  определени  кода 10101011, содержащегос  в сдвиговом регистре 63 и указывающего на начало поступлени  информационных битов, после его приема . Как только указанна  схема обнаружит , что содержимое сдвигового регистра 63 код 10101011, то на его выходе по вл етс  сигнал, равный единице и поступающий на вход триггера 74 приема адреса. Тактовые импульсы поступают на вход элемента НЕ 66, с

1

26

Блок 6 сопр жени  с каналом св зи обеспечивает прием кадра, поступающего из моноканала через приемопередатчик 9, и выдачу кадра данных из блока 5 буферной пам ти через приемопередатчик 9 в моноканал.

Узел приема кадра св зан с приемником приемопередатчика 9 двум  цеКаждый кадр данных, поступающий из моноканала, содержит преамбулу, располагающуюс  в начале кадра. Преамбула представл ет собой код 10101010, повтор ющийс  восемь раз. За преамбулой следует специальное поле, называемое ограничителем качала кадра (ОНК) и имеющее вид 101010М . Преамбула необходима дл  того, чтобы приемник приемопередатчика 9 достиг устойчивого рабочего состо ни . В

За ОНК следует адрес получател  (станции ) . Адрес станции имеет длину 6 байт. За адресом станции далее идут информационные биты.

Как только приемник приемопередатчика 9 обнаружит передачу в моноканале , то он начинает прием кадра. Приемник начинает принимать преамбулу.

5

0

5

тый из моноканала, поступает на информационный вход регистра 78 данных , а также на селектор 70 начала кадра. Селектор 70  вл етс  комбинационной схемой, построенной на элег ментах И и НЕ, предназначенной дл  определени  кода 10101011, содержащегос  в сдвиговом регистре 63 и указывающего на начало поступлени  информационных битов, после его приема . Как только указанна  схема обнаружит , что содержимое сдвигового регистра 63 код 10101011, то на его выходе по вл етс  сигнал, равный единице и поступающий на вход триггера 74 приема адреса. Тактовые импульсы поступают на вход элемента НЕ 66, с

выхода которого инвертированные тактовые импульсы поступают на синхро- вход триггера 74 приема адреса. Как только на выходе селектора 70 по витс  сигнал, равный единице, то по положительному (заднему) фронту последнего инвертированного тактового импульса триггер 74 устанавливаетс  в единичное состо ние, а на его инверсном выходе по вл етс  сигнал, равный нулю. Этот сигнал поступает на входы сброса счетччка 64 бит и счетчика 65 байт, и разрешает подсчет числа бит, поступающих после установки триггера 74. Счетчики бит

64и байт 65 осуществл ют битовую и байтовую синхронизацию поступающих из моноканала данных. Адрес станции имеет длину 6 байт, т„е„ 48 бит. Счетчики бит 64 и байт 65 дол/ты произвести подсчет 48 тактовых импульсов дл  того, чтобы определить совпадает ли адрес получател , содержащийс  в принимаемом кадре, с собственным адресом станции. Собственный адрес станции содержитс  в пам ти 72. По переднему положительному фронту каждого тактового импульса происходит модификаци  содержимого счетчиков бит 64 и байт 65

на единицу. Модифицированное значение счетчиков бит 64 и байт 65 сохран етс  до прихода следующего тактвого импульса и  вл етс  двоичным эквивалентом номера текущего бита. Содержимое счетчиков бит 64 и байт

65поступает на адресный вход пам ти 72. На выходе пам ти 72 по вл етс  значение текущего бита присвоеннго номера станции. Сигнал с выхода пам ти 72 поступает на первый вход схемы 77 сравнени , на второй вход которой поступает сигнал с первого выхода сдвигового регистра 63. Если значени  текущих битов на входах схемы 77 сравнени  совпадают, то на

выходе указанной схемы сигнал равен

i

нулю. Если значени  текущих битов н

входах схемы 77 сравнени  не совпадают , то на выходе указанной схемы по вл етс  сигнал, равный единице. Сигнал с выхода схемы 77 сравнени  поступает на вход триггера 83„ Если сигнал на входе триггера 83 равен единице, то по заднему положительному фронту последнего тактового импульса триггер 83 устанавливаетс  в единичное состо ние. На инверсном

выходе этого триггера устанавливаетс  сигнал, ранный нулю. Этот сигнал поступает на вход триггера 85. По

достижении счетчиком 65 байт позиции 48 импульсов на выходе элемента И 73 сигнал становитс  равным единице , Он поступает на вход триггера 85 приема информации. Так как на

вход триггера 85 приема информации поступает сигнал, равный нулю, то при по влении сигнала па синхровходе то нне триггера 85 приема информации не измен етс . Таким образом, при

несовпадении адреса, поступающего из моноканала, с собственным адресом станции (триггер 83 установлен в единичное состо ние) происходит прием информации в сдвиговой регистр

63, но запись принимаемых данных в блок 5 буферной пам ти не осуществл етс . Триггер 74 приема адреса и триггер 83 совпадени  адреса установлены в единичное состо ние в течение приема кадра. Схема определени  конца приема кадра, выполненна  на формировател х 80 и 82, следит за наличием тактовых импульсов. При отсутствии тактовых импульсов на

запускающем входе формировател  80 в течение длительности трех тактовых импульсов на выходе формировател  80 формируетс  отрицательный импульс, запускающий формирователь 82. На выходе формировател  82 формируетс  отрицательный импульс, поступающий на входы сброса триггера 83 и триг- гера 74 и устанавливающий их в исходное (нулевое состо ние).

Если адрес станции, поступивший из моноканала, совпадает с собственным адресом станции, то состо ние триггера 83 не изменитс , т.е. на его инверсном выходе останетс  сигнал , равный единице. По достижению счетчиком 65 байт позиции 48 .импульсов на выходе элемента И 73 сиг- пал изменит свое значение с нул  на единицу. По положительному фронту

этого сигнала триггер 85 установитс  в единичное состо ние, так как на его вход поступает сигнал, равный единице. После установки в единичное состо ние триггера 85 начинаетс  процесс записи информации в блок 5 буферной пам ти. Запись информации осуществл етс  блоком приема кадра совместно с блоком 7 и блоком 8 поиска свободных страниц. Биты дан

ных, поступающие после адреса станции , занос тс  в сдвиговой регистр 63 и сдвигаютс  там по каждому тактовому импульсу. Одновременно тактовые импульсы поступают на вход счетчика 64 бит. Как только содержимое счетчика 64 бит станет равным 7 (прин то семь бит данных), на выходе элемент а И 69 сигнал изменит свое значение с нул  на единицу. Этот сигнал поступает на третий вход элемента И 88, на второй вход которого поступает сигнал, равный единице, с пр мого выхода триггера 85. При поступлении на первый вход элемента И 88 следующего (восьмого) тактового импульса сигнал на выходе элемента И 88 изменит свое значение с нул  на единицу. Указанный сигнал поступает на синхровходы регистра

78 данных и триггера 87 запроса записи . По положительному фронту этого сигнала восьмибитовый код данных, наход щийс  в сдвиговом регистре 63 и поступающий на информационный вход регистра 78 данных, записываетс  в регистре 78 данных, а также устанавливаетс  в единичное состо ние триггер 87, так как на его вход и выхода блока 8 поиска свободных страниц по цепи 26.1 поступает сигнал, равный единице и указывающий на наличие свободной страницы в блоке 5 буферной пам ти. Сигнал запроса записи с инверсного выхода триггера 87 по цепи 25.1 поступает на вход блока 7. Получив сигнал запроса записи, блок 7 осуществл ет захват группы 15 шин и вырабатывает отрицательный сигнал подтверждени  записи, который по цепи 25.2 поступает на вход элемента НЕ 84. Единичный сигнал с выхода элемента НЕ 84 открывает шинный формирователь 81, и содержимое регистра 78 данных, поступающее на информационный вход шинного формировател  81, выдаетс  на шину 17 данных. Блок 7 осуществл ет запись этого байта в блок 5 буферной пам ти. При поступле нии отрицательного сигнала запроса записи триггер 87 устанавливаетс  в исходное состо ние. По завершению записи байта данных в блок 5 буферной пам ти в блоке 7 сигнал подтверж дени  записи становитс  равным единице , в результате шинный формирователь 81 закрываетс . Параллельно с этим происходит прием следующих бито

данных в сдвиговой регистр 63 и подсчет числа прин тых битов в счетчике 64 бит. Как только содержимое счетчика 64 бит станет равным 7, указанный процесс записи следующего байта данных в блок 5 буферной пам ти повторитс . И так продолжаетс  до тех пор, пока схема определени  конца приема кадра не определит конец кадра. В результате этого на инверсном выходе формировател  82 сформируетс  отрицательный импульс конца записи, который установит в исходное состо ние триггеры 74 и 83. Указанный отрицательный импульс конца записи по цепи 25.3 поступает в блок 7. По этому сигналу в блоке 7 восстанавливаетс  значение начального адреса внутри страницы. На пр мом выходе формировател  82 сформируетс  положительный импульс, который поступает на вход элемента И-НЕ 89, на второй вход которого поступает сигнал, равный единице, с пр мого выхода гера 85. На выходе элемента И-НЕ 89 по вл етс  сигнал конца записи, равный нулю. Этот сигнал с выхода элемента И-НЕ 89 по цепи 26.2 поступает в блок 8 поиска свободных страниц и запускает в нем механизм маркировани  зан той прин тым кадром страницы и поиска свободной страницы. Отрицательный импульс с инверсного выхода формировател  82 поступает на первый вход элемента И-НЕ 86, на выходе которого по вл етс  положительный импульс, поступающий на синхровход регистра 68 состо ни . На управл ющий вход мультиплексора 93 поступает сигнал, равный единице, с пр мого выхода триггера 85, В результате этого код номера страницы, поступающий по цепи 26,3.g с выхода блока 8 поиска свободных страниц на первый информационный вход мультиплексора 93, и сигнал, равный единице, с пр мого выхода триггера 85 транслируетс  на выход мультиплексора 93. Полученный таким образом, код поступает на информационный вход регистра 68 состо ни . При поступлении на синхровход регистра 68 состо ни  положительного импульса с выхода И-НЕ 86 этот код записываетс  в регистр 68 состо ни . Одновременно положительный импульс с, выхода элемента И-НЕ 86 устанавливав ет в единичное состо ние триггер 75. Сигнал, равный единице, с пр мого

31

выхода триггера 75 поступает на вход усилител -передатчика 76, на выходе которого формируетс  сигнап прерывани  по концу записи кадра, который по цепи 18.5 шины 18 управле ни  поступает в блок 2 сопр жени  тин. Положительный импульс с выхода элемента И-НЕ 86 также поступает на вход элемента НЕ 90. На выходе элемента НЕ 90 по вл етс  отрицательный импульс, который поступает на вход сброса триггера 85 и сбрасывает триггер 85 в исходное (нулевое) состо ние .

Получив сигнал,прерывани , блок 2 сопр жени  шин прерывает выполнение программы микропроцессором 1 и переводит ее на обработку прин того прерывани . Обрабатыва  прин тое прерывание, микропроцессор 1, использу  блок 2 сопр жени  шин, выполн ет следующие действи . С адресных выходов блока 2 сопр жени  шин на шину 16 адреса выдаетс  код адреса регистра 68 состо ни . С шины 16 адреса код адреса поступает на адресный вход дешифратора 92 адреса. Сигнал с выхода дешифратора 92 адреса поступает на второй вход элемента ИЛИ-НЕ 67, на первый вход которого затем поступает сигнал с цепи 18.3 шины 18 управлени . При поступлении сигнала с цепи 18.3 шины 18 управлени  сигнал на выходе элемента И-НЕ 67 мен ет свое значение с нул  на единицу. Сигнал с выхода элемента ИЛИ-НЕ 67 поступает на управл ющий вход шинного формировател  71. Содержимое регистра 68 состо ни , поступающее на информационный вход шинного формировател  71, транслируетс  на его выход. С, его выхода сформированный байт состо ни  поступает на шину 17 данных, затем в блок 2 сопр жени  шин. Сформированный байт состо ни  содержит информацию о нормальном завершении операции запипи кадра и номере заполненной страницы блока 5 буферной пам ти .

Сигнал с выхода элемента ИЛИ-НЕ 67 также поступает на вход элемента НЕ 91. Отрицательный сигнал с выхода элемента НЕ 91 , поступающий на вход сброса триггера 75 прерывани  устанавливает его в исходное (нулевое ) состо ние.

- 15

20

7822132

Кадр данных, выдаваемый через передатчик приемопередатчика 9 в моноканал , должен содержать-преамбулу, ограничитель начала кадра, за которы-1 ми следуют биты данных, первые 48 из которых представл ют собой адрес получател .

Блок выдачи кадра формирует кадр

Ю из блока данных, предназначенных дл  выдачи в моноканал, т.е. формирует преамбулу, ограничитель начала кадра , за которым затем следуют данные, получаемые из блока 5 буферной пам ти .

При наличии в блоке 5 буферной пам ти данных, полученных от основной ЭВМ и предназначенных дл  выдачи в моноканал, микропроцессор 1 через блок 2 сопр жени  шин и группу 15 шин записывает в блок 7 значение начального адреса пам ти и значение длины блока. Блок 7, получив эти данные, формирует сигнал наличи  дан25 ных. Этот сигнал по цепи,25.5 поступает на синхровход триггера 98. По положительному фронту сигнала наличи  данных триггер 98 устанавливаетс  в единичное состо ние, После установки в единичное состо ние триггера 98 на оба входа элемента И 99 поступают сигналы, равные единице. Сигнал с выхода элемента И 99  вл етс  сигналом запроса чтени . Сигнал запроса чтени  по цепи 25,7 поступает на вход блока 7. Блок 7 захватывает группу 15 шин, выполн ет операцию чтени  пам ти и формирует сигнал подтверждени  чтени , кото4д рый с выхода указанного блока по цепи 25.4 поступает на синхровходы регистра 95 данных и триггера 96. Считанный из блока 5 буферной пам ти байт данных с пины 17 данных пос45 тупает на информационный вход регистра 95 данных. При поступлении по цепи 25.4 сигнала подтверждени  чтени  байт данных заноситс  в регистр 95 данных и одновременно устанавливаетс  в единичное состо ние триггер 96. Сигнал, равный нулю,.с инверсного выхода этого триггера поступает на первый вход элемента И 99. Сигнал на выходе элемента И 99 становитс  равным нулю. Байт данных хранитс  в регистре 95 данных до момента окончани  выдачи преамбулы и ограничител  начала кадра в передатчик приемопередатчика 9.

30

35

50

55

Одновременно с этим начинаетс  выдача преамбулы кадра. На инверсном выходе триггера 98 по вл етс  сигнал равный нулю. Этот сигнал поступает на входы сброса счетчика 100 бит и счетчика 101. Содержимое счетчика 100 бит и счетчика 101 равно нулю, так как до поступлени  сигнала наличи  данных на их входы сброса посту- пал сигнал, равный единице с инверсного выхода триггера 98в Сигнал, равный нулю, с первого выхода счетчика 100 бит поступает на первый вход элемента И-НЕ 105, на второй вход которого поступает сигнал, равный единице, с выхода элемента И-НЕ 103. На выходе элемента И-ПЕ 105 сигнал равен единице и поступает на первый информационный вход мультиплексора 111. Так как триггер 106 еще не установлен , то сигнал, ранный пулю, с пр мого выхода этого триггера поступает на управл ющий вход мультиплексора 111 и разрешает прохожде- ние единичного сигнала с первого информационного входа на выход мультиплексора 111. Сигнал с выхода мультиплексора поступает в передатчик приемопередатчика 9. Как только триг гер 98 установитс  в единичное состо ние , то на второй вход элемента И 110 поступит сигнал, разрешающий прохождение тактовых импульсов, поступающих на второй вход этого эле- мента, на выход элемента И 110. Сигнал на выходе мультиплексора 111 представл ет собой первый бит преамбулы и при по влении первого же тактового импульса на выходе элемента И 110 этот бит в сопровождении тактового импульса поступит в передатчик приемопередатчика 9. Тактовые импульсы с выхода элемента И 110 поступают в передатчик приемопередатчика 9. Одновременно первый тактовый импульс после установки в единичное состо ние триггера 98, поступающий на последовательный вход счетчика 100 бит, производит модификацию со- держимого счетчика 100 бит, на первом выходе которого после первого тактового импульса по витс  сигнал, равный единице. Этот сигнал поступает на первый вход элемента И-НЕ 105, на выходе которого по вл етс  сигнал равный нулю, так как сигнал на выхо- де элемента И-НЕ 103 не изменил своего значени . Сигнал, равный нулю, с

выхода элемента И-НЕ 105 поступает на первый информационный вход мультиплексора 111. Нулевой сигнал с первого информационного входа транслируетс  на выход мультиплексора 111. При поступлении второго тактового импульса после установки триггера 98 подготовленный второй бит преамбулы, равный нулю, в сопровождении второго тактового импульса поступит в передатчик приемопередатчика 9. При поступлении третьего тактового импульса после установки в единичное состо ние триггера 98 с выхода мультиплексора 1 1 1 ел едущий бит преамбулы равный единице, в сопрово адении так тового импульса поступает в передатчик приемопередатчика 9. Таким образом , при поступлении восьми тактовых импульсов на последовательный вход счетчика 100 бит с выхода мультиплексора 111 в передатчик приемопередатчка 9 поступит код 10103010, Каждый бит этого кода сопровождаетс  тактовым импульсом, поступающим в передатчик приемопередатчика 9. Как только в счетчике 100 бит содержитс  число 7, то при поступлении следующего восьмого импульса на последовательный вход счетчика 100 бит по заднему отрицательному фронту сигнала на третьем выходе счетчика 100 бит, поступающему на последовательный вход счетчика 101, на первом выходе счетчика 101 установитс  сигнал, равный единице. Таким образом, счетчик 101 осуществл ет подсчет числа октетов (кода 10101010) преамбулы, выданных в передатчик приемопередатчика 9. После выдачи восьми октетов кода 10101010 преамбулы на четвертом выходе счетчика 101 устанавливаетс  сигнал, равный единице. После выдачи последнего бита преамбулы начинаетс  выдача ограничител  начала кадра - кода 10101011. Формирование первых битов ограничител  начала кадра происходит также, как указано. После поступлени  семи тактовых импульсов ограничител  начала кадра содержимое счетчика 100 бит становитс  равным 7, поэтому на выходе элемента И 102,по вл етс  сигнал, равный единице . Единичный сигнал с выхода элемента И 02 поступает на вход элемента И-НЕ 103, на другой вход которого поступает единичный сигнал с четвертого выхода счетчика 101 На

выходе элемента И-НЕ 103 по вл етс  сигнал, равный нулю. Этот сигнал поступает на вход элемента И-НЕ 105. На выходе элемента И-НЕ 105 устанавливаетс  сигнал, равный единице. При поступлении следующего тактового импульса последний бит ограничител  начала кадра, равный единице, поступит в передатчик приемопередатчика 9

Тактовые импульсы с выхода генератора 97 тактовых импульсов также поступают на вход элемента НЕ 113. При выдаче последнего бита ограничител  начала кадра на первый вход элемента ИЛИ-НЕ 112 поступает сигнал, равный нулю, с выхода элемента И-НЕ 103, При поступлении на второй вход элемента ИЛИ-НЕ 112 инвертированного тактового импульса сигнал на выходе этого элемента измен ет свое значение с нул  на единицу. По переднему положительному фронту этого сигнала, поступающего на вход триггера 106, данный триггер устанавливаетс  в единичное состо ние. Содержимое регистра 95 данных поступает на информационный вход сдвигового регистра 108 На управл ющий вход сдвигового регистра 108 поступает сигнал, равный единице, с выхода элемента И 102. При наличии сигнала, равного единице на управл ющем входе этого регистра при по влении положительного импульса , сформированного элементом И 109, на один вход которого поступает единичное значение сигнала с пр мого выхода триггера 106 выдачи данных, а на другой вход поступает текущий тактовый импульс, происходит занесение содержимого регистра 95 данных в сдвиговой регистр 108. Одновременно на выходе элемента И-НЕ 107 формируетс  сигнал, равный нулю. Этот сигнал поступает на вход сброса триггера 96 данных и устанавливает его в нулевое состо ние. На выходе элемента И 99 формируетс  новый сигнал запроса чтени , который вызовет новый цикл чтени  пам ти блоком 7 „ В результате этого следующий байт данного записываетс  в регистр 95 данных. По следующему тактовому импульсу происходит выдача с выхода сдвигового регистра 108 первого информационного бита, поступающего с второго информационного входа мультиплексора 111 на его выход, в передатчик приемопередатчика 9. Так как сигнал на выходе элемента И 102 становитс  равен нулю (измен етс  г содержимое счетчика 98 бит), то

по следующему положительному импульсу , сформированному элементом И 109, происходит сдвиг на единицу содержимого сдвигового регистра 108. Со

0 следующим тактовым импульсом второй информационный бит поступит в передатчик приемопередатчика 9. Таким образом, передаютс  семь информационных битов. После передачи семи инфор5 мационных битов содержимое счетчика 100 бит становитс  равным 7, на выходе элемента И 102 сигнал мен ет свое значение с нул  на единицу. На вход сдвигового регистра 108 пос0 тупает сигнал, равный единице. При поступлении следующего тактового импульса последний восьмой информационный бит передаетс  в передатчик приемопередатчика 9, и затем следую5 щий байт данных, хран щийс  в регистре данных 95, запишетс  в сдвиговой регистр 108. По каждому следующему тактовому импульсу происход т выдача информационного бита байта в пере0 датчик приемопередатчика 9 и сдвиг информации на один разр д в сдвиговом регистре 108.

После выдачи последнего байта кадра , предназначенного дл  передачи в

5 моноканал, блок 7 сбрасывает сигнал наличи  данных и формирует сигнал конца чтени , который по цепи 25.6 поступает в узлы приема кадра 23 и выдачи кадра 24. Отрицательный им0 пульс сигнала конца чтени  поступает на второй вход элемента И-НЕ 86. На управл ющий вход мультиплексора 93 поступает сигнал, равный нулю, с пр мого выхода триггера 85. В ре5 зультате этого бит, указывающий на завершение операции чтени  и поступающий в узел 23 приема кадра по цепи 94, поступает на информационный вход регистра 68 состо ни . На выходе

0 элемента И-НЕ 86 при поступлении от-А рицательного импульса конца чтени  формируетс  положительный импульс. При поступлении положительного фронг та этого импульса на синхровход ре5 гистра 68 состо ни  бит завершени  операции чтени  заноситс  в регистр 68 состо ни . Одновременно по поло- жите ьному фронту этого импульса устанавливаетс  в единичное состо ние

3714

триггер 75 прерывани . Далее все происходит так, как в узле приема кадра.

В узле выдачи кадра отрицательный импульс конца чтени  поступает на вход элемента НЕ 114. С выхода элемента НЕ 114 положительный импульс поступает на первый вход элемента И-НЕ 104. При Достижении счетчиком 100 бит позиции 7 с выхода элемента И 102 на второй вход элемента И-НЕ 104 поступает сигнал, равный единице. На выходе элемента И-НЕ 104 по вл етс  отрицательный импульс Этот импульс поступает на входы сброса триггеров 9В и 106 и устанавливает их в исходное (нулевое) состо ние

Блок 4 сопр жени  с ЭВМ предназначен дл  энергетического и логического сопр жени  группы , 15 шин с ЭВМ, имеющей интерфейс Обща  шина (ОШ).

ЭВМ, име  блок данных дл  передачи в моноканал, устанавливает на адресной шине 21 адреса код адреса ре- гистра состо ни .Этот код с шины 21 адреса поступает на адресный вход дешифратора 116 адреса. Сигнал с первого выхода дешифратора 116 адреса поступает на вход элемента И 123,- на другой вход которого поступает с цепи 20.1 синхросигнал. Строб, получаемый на выходе элемента И 123, поступа  на управл ющий вход регистра 1 25 состо ни , записывает в этот регистр данные, поступающие с шины 22 дан иых на информационный вход этого регистра , при условии, что сигнал на шине 20.2 равен единице.

По факту записи этой инициативной информации в регистр 125 состо ни  сигнал на первом выходе этого регистра мен ет свое значение с нул  на единицу. Указанный сигнал поступает на вход усилител -передатчика 127 и  вл етс  сигналом прерывани  от ЭВМ. С выхода усилител -передатчика 127 сигнал поступает на цепь 18.6 шины 18 управлени . Данный сигнал с цепи 18.6 шины 18 управлени  поступает на вход блока 2 сопр жени  шин. Получив сигнал, блок 2 сг пр жени  шин прерывает выполнение рабочей программы микропроцессором 1 и переводит ее на обработку полученного прерывани . Обрабатыва  прерывание, микропроцессор 1, использу  блок 2 сопр жени  шин и группу 15 шин, производит считывание этой инициатив

Q 5

0

5 0

0 5 г

5

38

ной информации. Дл  этого с адресных выходов блока 2 сопр жени  шин на шину 16 адреса поступает код адреса регистра 125 состо ни . С шины 16 адреса код адреса поступает на вход дешифратора 132 адреса. Сигнал с первого выхода дешифратора 132 адреса поступает на управл ющий вход шинного формировател  124, на информационный вход которого поступает содержимое регистра 125 состо ни . Затем с выхода блока 2 сопр жени  шин на цепь 18.3 шины 18 управлени  поступает сигнал Чтение. С цепи 18,3 указанный сигнал поступает на управ л гощий вход шинного формировател  124. Шинный формирователь 124 открываетс . Код, наход щийс  на информационном входе шинного формировател  124, транслируетс  на его выход и поступает па шину 17 данных, с которой э то т код поступает в блок 2 сопр жени  шин, из блока 2 сопр жени  шин - в микропроцессор 1, Микропроцессор 1, определив по полученному коду наличие в ЭВМ блока данных дл  выдачи в моноканал, использу  блок 2 сопр жени  шин и группу 15 шин, записывает в блок 4 сопр жени  с ЭВМ начальный адрес пам ти, состо щий из кода номера свободной страницы части блока 5 буферной пам ти, предназначенной дл  приема данных из ЭВМ, и кода адреса внутри страницы. Дл  этого с адресных выходов блока 2 сопр жени  шин на шину 16 адреса поступает код адреса адресного регистра 131. С шины 16 адреса этот код поступает на вход дешифратора

132 адреса. Сигнал с второго выхода

i

дешифратора 132 адреса поступает на

первый вход элемента И 133, на второй вход которого затем с цепи 18.4 шины 18 управлени  поступает сигнал Запись , сформированный блоком 2 сопр жени . На информационный вход адресного регистра 131 с шилы 17 дан-- ных поступает код начального адреса, выдаваемый с информационных выходов блока 2 сопр жени  шин на шину 17 данных. При по влении сигнала За пись на выходе элемента И 133 сигнал измен ет свое значение с нул  на единицу. Этот сигнал поступает на управл ющий вход адресного регистра 131 и производит занесение кода начального адреса в адресный регистр 131. Затем с адресных выходов блока

39

2 сопр жени  тин на шину 16 адреса поступает код адреса регистра 126 состо ни  микропроцессора 1 , Э тот код поступает на вход дешифратора 132 адреса. С первого выхода дешифратора 132 адреса сигнал поступает на управл ющий вход регистра 26 сото ни  микропроцессора 1, С информационных выходов блока 2 сопр жени  шин на шину 17 данных поступает определенный код. Этот код поступает на информационный вход регистра 126 состо ни  микропроцессора 1. Затем выхода блока 2 сопр жени  шин на цепь 18.4 шины 18 управлени  поступет сигнал записи. При поступлении с цепи 18.А сигнала Запись на управл ющий вход регистра 126 состо ни  определенный код заноситс  в регистр 126 состо ни . Факт записи вызывает изменение сигнала с нул  на единицу на первом выходе этого регистра. Сигнал с первого выхода регистра 126 поступает на вход узла 129 прерывани  и запускает его. С пвого выхода узла 129 прерывани  на цепь 20.3 поступает сигнал. При поступлении сигнала на вход узла 129 прерывани  с цепи 20.6 с информационного выхода этого узла на шину 22 данных поступает вектор прерывани . Одновременно с второго выхода узла 129 прерывани  на цепь 20.А поступает сигнал. Получив прерывание, ЭВМ читает регистр 126. Дл  этого ЭВМ устанавливает код адреса регистра 1 26 состо ни  на шину 21 адреса, который потупает на вход депжфратора 116 адреса . Сигнал с первого выхода дешифратора 116 адреса поступает на второй вход элемента И 123, на первый вход которого поступает сигнал с цепи 20.1. Сигнал с- выхода элемента И 12 поступает на управл ющий вход формивател  128, на информационный вход которого поступает содержимое регисра 126 состо ни . С цепи 20.2 на вход элемента НЕ 119 поступает сигнал , так как он равен нулю, то сигнал на выходе элемента НЕ 119 равен единице. Этот сигнал поступает на управл ющий вход формировател  128, который открываетс , а содержимое ргистра 126 состо ни  поступает на шину 22 данных и затем в ЭВМ. По полученной информации ЭВМ определ е

что станци  готова к записи данных в блок 5 буферной пам ти. ЭВМ уста40

10

15

20

25

30

5

0

5

0

5

навливает на тине 21 адреса определенный адрес. Этот адрес с шины 21 адреса поступает на вход дешифратора 116 адреса. Сигнал с второго выхода дешифратора 116 адреса поступает на вход элемента И 115, ка другой вход которого поступает сигнал с цепи 20.1. Сигнал с выхода элемента И 115, равный единице, поступает на управл ющий вход тинного формирова- етл  130, на информационный вход которого поступает содержимое (на- . чальпый адрес) регистра 131. Шинный формирователь 130 открываетс  и начальный адрес с входа шинного формировател  130 транслируетс  на его выход и поступает на шину 16 адреса. Сигнал с выхода элемента И 115 также поступает на первый управл ющий вход тинного формировател  122, на информационный вход которого поступает код данных с шины 22 данных. Если сигнал, поступающий с цепи 20,2 на управл ющий вход шинного формировател . 122, равен единице, то шинный формирователь 122 открываетс , а код данных с его входа транслируетс  на выход и поступает на шину 17 данных. Кроме того, сигнал с выхода

элемента И 115 поступает на вход усилител -передатчика 117, на другой вход которого поступает сигнал по цепи 20.2, равный единице. На выходе усилител -передатчика 117 по вл етс  сигнал, поступающий на цепь 18.2 шины 18 управлени . На адресный и информационный входы блока 5 буферной пам ти поступают начальный адрес  чейки пам ти и данные с шин адреса 16 и данных 17 соответственно. При поступлении сигнала с цепи 18.2 шины 18 управлени  на вход блока 5 буферной пам ти происходит запись данных в блок 5 буферной пам ти. По заднему фронту сигнала с выхода элемента И 115, поступающего на управл ющий вход регистра 131, происходит увеличение содержимого регистра 131 на единицу, т.е. в регистре 131 содержитс  адрес дл  записи, следующего байта. После записи всего блока данных в блок 5 буферной пам ти ЭВМ выполн ет операцию записи соответствующего кода в регистр 125 состо ни . Процесс записи этого определен ного кода происходит так же, как и при записи в регистр 125 состо ни  информации о наличии блока данных дл 

передачи в моноканал. Блок 4 сопр жени  с DBM также вырабатывает сигнал прерывани , который с цепи 18,6 шины 18 управлени  поступает в блок 2 сопр жени  шин. Микропроцессор , отрабатыва  прерывание, производит считывание этого определенного кода из регистра 125 состо ни  так же, как указано.

Блок 4 сопр жени  с ЭВМ выполн ет операцию чтени  данных из блока 5 буферной пам ти,следующим образом. Дл  инициализации чтени  данных микропроцессор 1, использу  блок 2 сопр - жени  мин и группу 15 мин, записывает в регистр 131 начальный адрес пам ти . Затем записывает в ргч пстр 126 состо ни  определенную информацию, указывающую на необходимость пыпол- нени  операции чтени  данных и после- дукщей выдачи ее л ЭВМ, Запись л регистры 131 и 126 и обработка прерывани  от блока 4 сопр жени  с ЭВМ выполн ютс 1 точно также, как и при выполнении команды записи данных в блок 5 буферной пам ти. Обрабатыва  прерывание, ЭВМ считывает эту определенную информацию из регистра 126 состо ни . Проанализировав эту инфор- мацию, ЭВМ запускает блок 4 сопр жени  с ЭВМ на выполнение чтени  пам ти . ЭВМ устанавливает на шине 21 адреса определенный адрес. Этот адрес с шины 21 адреса поступает на вход дешифратора 116 адреса. Сигнал с второго выхода его поступает на первый вход элемента И 115, на второй вход которого поступает сигнал с цепи 20.1. Сигнал с выхода элемента И 115, равный единице, поступает на управл ющий вход шинного формировател  130, на информационна вход которого поступает содержимое (начальный адрес) регистра 131. Шинный формирователь 130 открываетс  и начальный адрес с входа шинного формирвател  130 транслируетс  на его выход и поступает на шину 16 адреса. Сигнал с выхода элемента И 115 также поступает на управл ющий вход регистра 120 и вход усилител -передатчика 118, на другой вход которого поступает сигнал, равный единице, с выхода элемента НЕ 119, так как сиг- нал, поступающий на вход элемента НЕ 319 с цепи 20.2, равен нулю. На выходе усилител -передатчика 118 по вл етс  сигнал, поступающий на

5

Q

5 0 0 5 0 5

цепь 18.1 шины 18 управлени . С тины 16 адреса начальный адрес поступает на адресный вход блока 5 буферной пам ти При поступлении на вход бло. ка 5 буферной пам ти сигнала с цепи 18.1 шины 18 управлени  данные, записанные по указанному адресу, постук пают с информационных выходов блока 5 буферной пам ти на шину 17 данных. С шины 17 данных данные поступают на информационный вход регистра 120. Так как на управл ющий вход регистра 120 поступает с выхода элемента НЕ

119сигнал, равный единице, то происходит запись в регистр 120 посту пивших данных. Содержимое регистра

120поступает на информационный вход формировател  121, Формирователь

121открываетс  и содержимое регистра 120 поступает на шину 22 данных. В остальном процесс происходит также , как и в случае записи данных

в блок 5 буферной пам ти.

Claims (7)

1. Формула изобретени  1,

   1, Станци  локальной сети, содержаща  блок управлени  обменом, блок пам ти программ, блок сопр жени  с ЭВМ, блок сопр жени  с каналом св зи, блок буферной пам ти, блок сопр жени  шин, причем первый, второй и третий выходы блока управлени  обменом соответственно через первые шины адреса, данных и управлени  соединены с адресным, информационным и управл ющим входами блока пам ти программ, информационный выход которого через первую шину данных соединен с входом команды блока управлени  обменом, адресный вход блока сопр жени  шин соединен через первую адресную шину с первым выходом блока управлени  обменом, группа входов чтени -записи блока сопр жени  шин через первую шину управлени  соединена с третьим выходом блока управлени  обменом, вход- выход прерывани  которого соединен с входом-выходом прерывани  блока сопр жени , шин, первые информацией- 4 ные вход и выход блока сопр жени  шин соединены соответственно через первую шину данных с вторым выходом и входом состо ни  блока управлени  обменом, вторые информационные вход и выход блока сопр жени  шин соединены через вторую шину данных с информационными выходами и входами блока сопр жени  с ЭВМ, блока буферной пам ти, блока сопр жени  с каналом св зи, выход прерывани  блока сопр жени  с канатом соединен через вторую шину управлени  с входом прерывани  блока сопр жени  шил, выходы записи-чтени  блока сопр жени  с ЭВМ чере  вторую шину управлени  сое- динепы с управл ющими входами блока буферной пам ти, а выход прерывани  - через вторую пину управлени  с вхо-. дом прерывани  блока сопр жени  тин, адресный выход блока сопр жени  с ЭВМ через вторую адресную шину соединен с адресным входом блока буферной па- м ти, отличающа с  тем, что, с целью повыпени  производительности , в нее введены блок пр мо- го доступа в пам ть, блок поиска свободных страниц и блок пам ти свободных страниц, причем адресный вход-выход блока пр мого доступа в пам ть через вторую адресную шину со- единен с адресным входом-выходом блока поиска свободных страниц, адресным входом блока сопр жени  с каналом св зи, адресным выходом блока сопр жени  гаин, адресным входом бло- ка буферной пам ти и адресным входом- выходом блока сопр жени  с ЭВМ, информационный вход-выход блока пр мого доступа в пам ть через вторую шину данных соединен с информационны- ми входами-выходами блока сопр жени  с каналом св зи, блока буферной пам ти , вторыми информационными входом и выходом блока сопр жени  шин, информационным входом блока поиска свободных страниц, входы чтени -записи блока сопр жени  с ЭВМ через вторую гаину управлени  соединены с группой выходов чтени -записи блока сопр жени  шин, выходом чтени  блока сопр жени  с каналом, входом-выходом чтени -записи блока пр мого доступа в пам ть и входом записи блока поиска свободных страниц, вход разрешени  выдачи адреса и вход признака зан тости которого соединены соответственно с выходом подтверждени  записи блока пр мого доступа в пам ть и выходом зан тости страницы блока пам ти свободных страниц, труп- ,-г пы адресных, информационных и управл ющих входов которого соединены с группами одноименных выходов блока поиска свободных страниц, перва  и втора  груп JQ 15 20 5 30 35 0 5

   0

   -г

   пы режимных в ходов--выходов блока сопр жени  с каналом соединены соответственно с группами режимных входов- выходов блока пр мого доступа в пам ть и блока поиска свободных страниц .
2. 2. Станци  по п.1, о т л и ч а ю- щ а   с   тем, что блок сопр жени  гаин содержит четыре шинных формировател , два элемента ИЛИ, регистр данных ,, регистр страниц, дешифратора адреса, узел прерывани  и группы усилителей-передатчиков, причем выходы первого и входы второго шинных формирователей соединены соответственно с первыми информационными выходом , и входом блока, информационные входы регистра данных и выходы второго шинного формировател  соединены соответственно с вторыми информационными входом и выходом блока, выходы регистра данных соединены с информационными входами первого шинного формировател , адресный, вход блока соединен с информационным входом третьего шинного формировател  и входами дешифратора адреса, первый выход которого соединен с входом разрешени  регистра страниц, а второй выход - с разрешающими входами с первого по четвертый шинных формирователей усилителей-передатчиков группы, выходы третьего и четвертого шинных формирователей соединены с адресным выходом блока,информационные входы четвертого шинного формировател  соединены с выходами регистра страниц, информационные входы которого соединены с первым информационным входом блока, первый и второй входы первого элемента ИЛИ соединены соответственно с лини ми- Чтение пам ти и Чтение регистра группы входов чтени -записи блока, а выход - с синхровходом регистра данных и стробирующим входом первого шинного формировател , первый и второй входы второго элемента ИЛИ соединены соответственно с лини ми Запись в пам ть и Запись в регистр группы входов чтени -записи блока, а выход - со стробирующим входом второго шинного формировател , информационные входы усилителей-передатчиков группы соединены с лини ми Чтение пам ти, Запись в пам ть , Чтение регистра и Запись в регистр группы входов чтени -за

   лисп блока, выходы усилителей-передатчиков группы образуют группу выходов чтени -записи блока, первый и второй входы запросов узла преры- вани  образуют вход прерывани  блока вход разрешени  и выход сигнала прерывани  которого образуют вход-выход прерывани  блока, выход адреса прерывани  узла прерывани  соединен с первым информационным выходом блока .
3. 3. Станци  по п.1, отличающа  с   тем, что блок поиска свободных страниц содержит дешифратор адреса,регистр, два триггера, два формировател  импульса, счетчик, мультиплексор, четыре элемента И, три элемента И-НЕ,. элемент 1ШИ-НЕ, три элемента НЕ и шинный формирователь , причем входы дешифратора адреса и выходы шинного формировател  соединены с адресным входом-выходом блока, информационные входы регистра соединены с информационным входом блока, а синхровход и вход сброса - соответственно, с выходами элемента ШШ-НЕ и первого элемента И, первый вход которого соединен с выходом первого элемента И-НЕ, первый и второй входы которого соединены соответственно с выходами первых элемента НЕ и формировател  импульса, входы которых объединены и подключены к инверсному выходу регистра, подключенному к управл ющему входу мультиплексора , первый и второй информационные входы которого соединены соответственно с группами выходов ре-: гистра и счетчика, вход сброса блока соединен с входом сброса первого триггера, входом установки второго триггера, вторым входом первого элемента И и через второй элемент НЕ с входом сброса счетчика, счетный вход которого соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с выходом третьего элемента И и инверсным выходом второго триггера , вход данных которого через третий элемент НЕ соединен с входом признака зан тости блока, выход втог рого элемента И через второй форми- рователь импульса соединен с первыми входами второго и третьего элементов И-НЕ, вторые входы которых соединены соответственно с пр мым и ин

   5

   0

   0 5 0 5

   0

   версным выходами первого триггера, выход первого формировател  импульса соединен с первым входом четвертого элемента И, второй вход которого, первый вход третьего элемента И и синхровход первого триггера соединены с выходом второго элемента И-НЕ, выход третьего элемента И-НЕ соеди- нен с синхровходом второго триггера и вторым входом третьего элемента И, выход дешифратора адреса соединен с первым входом элемента ИЛИ-НЕ, второй вход которого  вл етс  входом записи блока, группа выходов счетчика соединена с группой информационных входов шинного формировател , управл ющий вход которого  вл етс  входом разрешени  выдачи адреса блока , пр мой выход второго триггера, установочный вход первого триггера, объединенный с входом сброса второго триггера, и группа выходов счетчика образуют группу режимных входов-выходов блока, выходы четвертого элемента И и третьего элемента И-НЕ, пр мой выход первого триггера и группа выходов мультиплексора образуют соответственно группы управл ющих, информационных и адресных выходов о блока, пр мой выход первого триггера соединен со стробирующим входом второго формировател  импульса.
4. 4. Станци  по п.1, отличающа с  тем, что блок сопр жени  с ЭВМ содержит узел прерывани , два дешифратора адреса, три усилител - передатчика, п ть шинных формирователей , четыре регистра, три элемента И и элемент НЕ, причем входы первого дешифратора адреса  вл ютс  входом адреса от ЭВМ блока, а первый и второй выходы соединены с первыми входами первого и второго элементов И, вторые входы первого и второго элементов И, информационный вход первого усилител  передатчика , вход элемента НЕ, управл ющий вход первого иинного формировател , управл ющий вход первого регистра , входы запроса и выходы разрешени  прерывани  узла прерываний образуют группу управл ющих входов- выходов от ЭВМ блока, выходы второго и третьего шинных формирователей, выход вектора прерывани  узла прерываний и информационные входы первого регистра и первого шинного формировател  образуют группу информационных входов-выходов от ЭВМ блока, выход первого элемента И соединен со стробирующим входом второго и третьего регистров, управл ющими входами первого и второго усилителей передатчиков, стробирующими входами первого, второго и третьего шинных формирователей, выход элемента НЕ соединен с информационным входом второго усилител -передатчика, управл ющими входами второго регистра, второго и четвертого шинных формирователей , выход второго элемента И соединен со стробирующими входами первого регистра и четвертого шинного формировател , информационные входы второго, третьего и четвертого регистров и информационные выходы первого и п того тинных формирователей образуют соответственно информационные входы и выходы блока,, выходы первого и второго усилителей- передатчиков образуют выходы чтени - записи блока, управл ющий вход п того шинного формировател  и управл ющий вход четвертого регистра, объединенный с первым входом третьего элемента И, образуют входы чтени -записи блока, а их стробируюние входы соединены с первыми выходами второго дешифратора адреса, второй выход которого соединен с вторым входом третьего элемента И, выход которого соединен с управл ющим входом третьего регистра, группа входов второго дешифратора адреса н группа выходов третьего шинного формировател   вл ютс  адресными входом и выходом блока , выход второго регистра соединен с информационным входом второго шинного формировател , группа выходов первого регистра соединена с группой информационных- входов п того шинного формировател , вход третьего усилител -передатчика соединен с выходом соответствующего разр да первого регистра , а выход  вл етс  выходом прерывани  блока, группа выходов четвертого регистра соединена с группой информационных входов четвертого шинного формировател , информационный вход узла прерываний соединен с выходом соответствующего разр да чет вертого регистра, группа выходов третьего регистра соединена с группой информационных входов третьего шинного формировате - л  .
5. 5.Станци  по п., о т л и ч а- ю щ а   с   тем, что блок сопр жени  с каналом св зи содержит узел

   приема кадра,- узел выдачи кадра и приемопередатчик, причем входы номера страницы, наличи  свободной страг ницы и первый выход конца записи узла приема кадра образуют вторую груп0 пу режимных входов-выходов блока,

   информационный выход узла приема кадра н информационный вход узла выдачи кадра  вл ютс  соответственно информационными выходами и входами блока,

   5 адресный вход узла приема кадра

    вл етс  адресным входом блока, выход прерывани  и вход разрешени  выдачи состо ни  узла приема кадра  вл ютс  соответственно выходом преры0 вани  и входом чтени  блока, выходы запроса   писи, второй выход конца записи и входы подтверждени  записи и конца чтени  узла приема кадра , выходы запроса чтени , конца чте5 ни , входы синхроимпульсов, наличи  данных узла выдачи кадра образуют первую группу режимных входов-выходов блока, информационный и тактовый входы узла приема кадра соедине0 ны с информационным и тактовым выходами приемопередатчика, информационный и тактовый выходы узла выдачи кадра соединены с информационным и тактовым входами приемоперег датчика, информационный вход-выход приемопередатчика  вл етс  входом-выходом блока в канал св зи, признаковый выход узла выдачи кадра соединен с управл ющим входом узла приема

   Q кадра.
6. 6.Станци  по пп.1 и 5, отличающа с  тем, что узел приема кадра содержит сдвиговый регистр, счетчик бит, счетчик байт, четыре

   5 элемента НЕ, элемент ИЛИ-НЕ,.регистр состо ни , четыре элемента И, селектор начала кадра, два шинных формировател , посто нную пам ть, п ть триггеров, усилитель-передатчик, схему сравнени , регистр данных, два формировател  импульса, два элемента И-НЕ, дешифратор адреса и мультиплексор , причем вход дешифратора адреса  вл етс  адресным входом узла, а вы-

   е ход соединен с первым входом элемента ИЛИ-НЕ, второй вход которого  вл - |втс  входом разрешени  выдачи состо ни  узла, а выход соединен с управл ющим входом первого шинного фор0

   кнровател  и чррез перши элемент НП с входом сброса первого триггера, выход которого через усилитель-передатчик соединен с выходом прерывани  узла, выходы регистра состо ни  и регистра данных соединены соответственно с информационными входами первого и второго шинных формирователей выходы которых1 образуют информацион- или выход узла, первый управл ющий и информационный входы мультиплексор ра  вл ютс  соответственно управл ющим входом и входом номера страницы узла, а выход соединен с информа- ционным входом регистра состо ни , информационный вход сдвигового регистра  вл етс  информационным входом блока, а группа разр дных выходов - с информационными входами регистра данных и селектора начала кадра, выход которого соединен с информационным входом второго триггера инверсный выход которого соединен. с входами сброса счетчика бит и счет чнка байт, выход переполнени  счетчика бит соединен со счетным входом счетчика байт, тактовый вход узла соединен со счетным входом счетчика бит, входом первого формировател  импульса, первым входом первого элемента И и через второй элемент НЕ с синхровходом второго триггере, и первым входом второго элемента И,

   второй вход которого соединен с инверсным выходом третьего триггера и информационным входом четвертого триггера , пр мой выход которого соединен с первым входом первого элемента И-НЕ, вторым входом первого элемента И и вторым управл ющим входом мультиплексора , третий вход первого элемента И соединен с выходом третьего элемента И, входы которого соединены с разр дными выходами счетчика бит, и первой группой входов посто нной пам ти , втора  группа входов которой соединена с разр дными выходами счетчика байт и входами четвертого элемента И, выход посто нной пам ти соединен с первым входом схемы сравнени , второй вход которой соединен с выходом соответствующего разр да сдвигового регистра, выход схемы сравнени  соединен с информационным входом третьего триггера, синхровход которого соединен с выходом второго элемента И, синхровход четвертого триггера соединен с выходом четвер

   ю 15 20 ) 25 30

   35

   40 дс

   50

   того элемента И, инверсный выход первого формировател  импульса соединен с входом второго формировател  импульса , инверсный выход которого соединен с первым входом второго элемента И-НЕ, входами сброса второго и третьего триггеров и  вл етс  вторым выходом конца записи узла, второй вход второго элемента И-НЕ  вл етс  входом конца чтени  узла, а выход соединен с синхровходами регистра состо ни  и первого триггера и через третий элемент НЕ с входом сброса четвертого триггера, пр мой выход второго формировател  импульса соединен с вторым входом первого элемента И-НЕ, выход которого  вл етс  первым выходом конца записи узла, выход первого элемента И соединен с синхровход ми регистра данных и п того триггера, информационный вход и инверсный выход которого  вл ютс  соответственно входом наличи  свободной страницы и выходом запроса записи узла, вход подтверждени  записи узла соединен с входом сброса п того триггера и через четвертый элемент НЕ с управл ющим входом второго шинного формировател .
7. 7. Станци  по пп.1 и 5. отличающа с  тем, что узел выдачи кадра содержит регистр данных, три триггера, генератор тактовых импульсов, четыре элемента И, счетчик бит, счетчик байт, четыре элемента И-НЕ, сдвиговый регистр, мультиплексор , элемент ИЛИ-НЕ, два элемента НЕ, причем информационный вход регистра данных  вл етс  информационным входом узла, а выход соединен с параллельным информационным входом сдвигового регистра, выход которого соединен с информационным входом мультиплексора, выход которого  вл етс  информационным выходом узла, выход генератора тактовых импульсов соединен со счетным входом счетчика бит, первыми входами первого и второго элементов И и через элемент НЕ с первым входом элемента ИЛИ-НЕ, второй вход которого и второй вход первого элемента И-НЕ соединены с выходом второго элемента И-НЕ, первый вход которого соединен с выходом последнего разр да счетчика байт, счетный вход которого соединен с выходом последнего разр да счетчика бит, выход первого разр да которого,

   спединен с вторым входом первого элемента И-НЕ, выход которого соединен с вторым информационным входом мультиплексора, инверсный выход первого триггера соединен с первым входом третьего элемента И, второй вход которого и второй вход второго элемента И соединены с пр мым выходом второго триггера, инверсный выход которого соединен с входами сброса счетчика бит и счетчика байт, выход третьего элемента И соединен с синх ровходами регистра данных и первого триггера и  вл етс  выходом запроса чтени  узла, выход второго элемента И  вл етс  тактовым выходом узла, выход элемента ИЛИ-НЕ соединен с синхровходом третьего триггера, выход которого соединен с управл ющим входом мультиплексора, вторым входом второго элемента И, первым входом

   ЮШ.

   Д. Д. У и и А . ЛЛ1 . Я, Л.К . ЦД I  

   0

   третьего элемента и  вл етс  признаковым выходом узла, выходы счет чика бит соединены с входами четвер того элемента И, выход которого соединен с разрешающим входом сдвигово го регистра, вторыми входами второго , третьего и четвертого элементов И-НЕ, выход первого элемента И соединен с синхровходом сдвигового регистра , выход третьего элемента И-НЕ соединен с входом сброса первого триггера , выход четвертого элемента И-НЕ соединен с входами сброса второго и третьего триггеров, синхровход второго триггера  вл етс  входом наличи  данных узла, вход второго элемента НЕ  вл етс  входом конца чтени  узла , а выход соединен с вторым входом

   четвертого элемента И-НЕ и  вл ,- етс  выходом конца чтени  ла .

   уз15

   26

   i5

   23

   И

   8

   «ч to

   CM

   2Ь

   №

   17 -18

   24

   2Si

   :zst

   --Z53 и -Т-23к

   ЬГ2