SU1460724A1

SU1460724A1 - Устройство дл сопр жени ЭВМ

Info

Publication number: SU1460724A1
Application number: SU874268563A
Authority: SU
Inventors: Леонид Сергеевич Иванов; Андрей Юрьевич Куконин; Владимир Анатольевич Богатырев
Original assignee: Предприятие П/Я М-5308
Priority date: 1987-06-29
Filing date: 1987-06-29
Publication date: 1989-02-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл построени многомашинных вычислительных систем. Цель изобретени - расширение функциональных возможностей устройства путем передачи пакетов произвольной длины. ройство содержит блоки 1 и 2 буферной пам ти, счетчики 3-6, 38, триггеры 7 и 8, элементы И 9-11, элемент НЕ 12, элементы ИЛИ 13 и 14, распределитель 15 импульсов, генератор 16 4шпульсов, формирователи 17, 39 и 40 импульсов, дешифратор 18 адреса, схему 19 захвата магистрали, шинный формирователь 20, магистральные усилители 21-26 и схему 41 разрешени приема. Блок 1 пам ти предназначен дл передачи информации, а блок 2 пам ти - дл приема. Схема 41 разрешени приема разрешает запись в блок 2 пам ти, когда весь пакет из него выбран. 1 з.п. ф-лы, 2 ил. с ел J7 г-- ii 5 гг 4 а о 4

Description

Изобретение относитс к вычислительной технике и может быть использовано дл построени многомашинных вычислительных систем.

Цель изобретени - расширение функциональных возможностей устройства за счет возможности передачи пакетов произвольной длины.

На фиг.1 представлена структурна схема устройства; на фиг.2 - схема диспетчера пам ти.

Устройство дл сопр жени ЭВМ содержит два блока 1 и 2 .буферной пам ти, четыре счетчика 3-6, два триггера 7 и 8, три элемента И 9-11, элемент НЕ 12, два элемента ИЛИ 13 и 14, распределитель 15 импульсов, генератор 16 импульсов, формирователь 17 импульсов, дешифратор 18 адреса , схему 19 захвата магистрали, шинньй формирователь 20 и шесть магистральных усилителей 21-26, первый

20 блок 1 буферной пам ти. После занесени всего пакета ЭВМ выставл ет требование захвата уровнем на входе 35. По переднему фронту этого сигнала на выходе формировател 39 формируинформационный вход-выход 27, вход 28

начальной установки устройства, вход 25 етс импульс, который производит 29 режима записи, вход-выход 30 син- установку счетчика 38, переписыва

в него значение счетчика 3. По заднему фронту этого импульса, на выходе формировател 40 импульсов по вл етс 30 импульс, который устанавливает счетчики 3 и 4 в исходное состо ние. На выходе элемента И 11 образуетс по- тенциал, который разрешает схеме 19 захвата произвести захват общей ма- выход 37, счетчик 38, два формирова- 35 гистрапи,

тел 39 и 40 импульсов, схему 41 раз- После разрешени всевозможных решени приема, вход 42 синхронизации устройства.

Схема 41 содержит счетчик 43,

40

хронизации устройства, вход-выход 31 запрета доступа устройства, вход- выход 32 зан тости устройства, вход 33 режима чтени , выход 34 разрешени записи устройства, второй информационный вход-выход 35 блоков 1 и 2 пам ти, выход 36 разрешени чтени , второй информационный входдва триггера 44 и 45, два элемента И 46 и 47, формирователь 48 импульсов и элемент 49 НЕ.

Устройство работает следующим образом ,

В устройстве блок 1 буферной пам ти доступен с входа 29 только по записи, а блок 2 буферной пам ти конфликтов по захвату магистрали и предоставлени общей магистрали данному устройству на выходе схемы 19- захвата магистрали образуетс нулевой уровень, который разрешает прохождение синхроимпульсов с генератора 16 на первый выход распределител 15 импульсов и переключает форми- 45 рователь 20 на передачу. Импульсы через элемент ИЛИ 13 поступают на вход режима чтени блока 1 буферной пам ти. По импульсу происходит чтение первого слова пакета, в котором

конфликтов по захвату магистрали и предоставлени общей магистрали данному устройству на выходе схемы 19- захвата магистрали образуетс нулевой уровень, который разрешает прохождение синхроимпульсов с генератора 16 на первый выход распределител 15 импульсов и переключает форми- 45 рователь 20 на передачу. Импульсы через элемент ИЛИ 13 поступают на вход режима чтени блока 1 буферной пам ти. По импульсу происходит чтение первого слова пакета, в котором

с входа 33 только по чтению.

Межмашинный обмен начинаетс с начальной установки устройства системы, 50 содержитс адрес приемного устройст- котора осуществл етс подачей им- ва. Адресное слово, синхронизируемое пульса на .вход 28 устройств. Поэто- импульсами тактовой частоты, посту- му импульсы счетчика 3 и 5 устанавливаютс в максимальное состо ние, счетчики 4 и 6 сбрасываютс в ноль, триггеры 7 сбрасываютс в ноль, а триггеры 8 устанавливаютс в единицу , на выходе схем 19 захвата по вл пает на входы дешифраторов 18 адреса остальных устройств системы. В адрес- 55 ном устройстве, если блок 12 буферной пам ти свободен, на выходе дешифратора 18 адреса образуетс уровень, который переключает в передающем устетс единица, котора инициирует по вление логического нул на выходе дешифраторов 18 адреса всех устройств

системы. После начальной установки устройств ЭВМ начинает заносить пакет в блок 1 буферной пам ти своего устройства. По импульсу записи на входе 29 происходит запись в блок 1

пам ти, а по заднему фронту импульса - переход к следующему адресу в пам ти.

После прин ти первого слова пакета происходит переключение в единицу триггера 7, тем самым на первом входе элемента И 11 по вл етс потенциал , свидетельствующий о том, что блок 1 пам ти устройства зан т, ЭВМ продолжает заносить информацию в

блок 1 буферной пам ти. После занесени всего пакета ЭВМ выставл ет требование захвата уровнем на входе 35. По переднему фронту этого сигнала на выходе формировател 39 формируПосле разрешени всевозможных

конфликтов по захвату магистрали и предоставлени общей магистрали данному устройству на выходе схемы 19- захвата магистрали образуетс нулевой уровень, который разрешает прохождение синхроимпульсов с генератора 16 на первый выход распределител 15 импульсов и переключает форми- рователь 20 на передачу. Импульсы через элемент ИЛИ 13 поступают на вход режима чтени блока 1 буферной пам ти. По импульсу происходит чтение первого слова пакета, в котором

содержитс адрес приемного устройст- ва. Адресное слово, синхронизируемое импульсами тактовой частоты, посту-

пает на входы дешифраторов 18 адреса остальных устройств системы. В адрес- ном устройстве, если блок 12 буферной пам ти свободен, на выходе дешифратора 18 адреса образуетс уровень, который переключает в передающем устройстве прохождение синхроимпульсов с первого выхода распределител 15 импульсов на второй выход.

Синхроимпульсы с выхода распределител 15 поступают на входы счетчиков 5 и 38 и на вход режима чтени блока 1 буферной пам ти. По импульсу происходит чтение слова из блока 1 буферной пам ти, а по заднему фронту импульса - увеличение на единицу счетчика 5 и уменьшение на единицу счетчика 38.

Таким образом, происходит чтение всего пакета из блока 1 буферной пам ти . После чтени первого слова пакета на младшем выходе счетчика 5 образуетс отрицательный перепад, который обнул ет триггер 7, свидетельству в ЭВМ о том, что блок 1 буферной пам ти свободен и можно заносить следующий пакет. После передачи всего пакета на выходе обратного переноса счетчика 38 образуетс импульс, который производит сброс схемы 19 захвата магистрали, тем самым предоставл возможность другому устройству захватить общую магистраль. На приемной стороне слова пакета поступают на вход блока 2 буферной пам ти , а синхроимпульсы через элемент И 9 в адресуемом устройстве - на вход режима записи блока 2 буферной пам ти, на счеиный вход счетчика 6 и на второй счетный вход схемы 41,

После записи первого слова пакета на младшем выходе счетчика 6 образуетс перепад, который переключает триггер В в нуль, свидетельству о

1460724

превышающей частоту, задаваемую генератором 16, В начальном состо нии триггеры 44 и 45 наход тс в нулевом состо нии, а счетчик 43 - в максимальном . При записи слова в блок 2 буферной пам ти импульс записи инвертируетс на элементе НЕ, с выхода которого он попадает на вход установ

10 ки триггера 45, устанавлива его в единицу. По импульсу синхронизации на выходе элемента И 47 образуетс фронт, который увеличивает на единицу счетчик 43 и сбрасывает в нуль

15 триггер 45, Импульсы синхронизации на входах элементов И 46 и 47 пред ставл ют из себ последовательности неперекрывающихс сдвинутых по фазе импульсов. При чтении слов происхо20 Дит -аналогичный процесс, только значение счетчика 43 уменьшаетс на единицу . После чтени последнего слова пакета на выходе обратного переноса счетчика формируетс импульс осво25 бождени ,

Claims

Формула изобретени

1, Устройство дл сопр жени ЭВМ, 30 содержащее два блока буферной пам ти , четыре счетчика, два триггера, т три элемента И, элемент НЕ, два элемента ИЛИ, распределитель импульсов, формирователь импульсов, дешифратор 35 адреса, схему захвата магистрали, шинный формирователь и шесть магистральных усилителей, информационные выходы первого и второго счетчиков соединены с первыми адресными входами

том, что блок 2 буферной пам ти зан т 40 первого и второго блоков буферной паи ЭВМ может считывать информацию. Считывание информации происходит подачей отрицательных импульсов на вход устройства 33, которые поступают также на вход счетчика 4, и первый счетный вход схемы 41. После чтени всего пакета на выходе схемы 41 образуетс импульс, который устанавливает в единицу триггер 8 и устанавливает в исходное состо ние счетчики 4 и 6. Таким образом, устройство г отово прин ть очередной пакет. Перед занесением пакета в блок пам ти на линии 35 должень быть нулевой уровень.

Схема 41 функционирует следукицим образом.

На вход 42 синхронизации подаютс импульсы с частотой, в два раза

м ти соответственно, выход переноса первого счетчика соединен с входом установки в 1 первого триггера, первый информационный вход-выход уст45 ройства соединен с информационным ; входом первого и выходом второго блоков буферной пам ти, выходы разр дов третьего и четвертого счетчиков соединены с вторыми адресными входами

50 первого и второго блоков буферной пам ти соответственно, младший раз- р д выхода третьего счетчика соединен с входом стробировани первого триггера, вход начальной установки

55 устройства соединен с первыми входами установки с первого по четвертый счетчиков, входом установки в О второго триггера и первым входом сброса схемы захвата магистрали.

1460724

превышающей частоту, задаваемую генератором 16, В начальном состо нии триггеры 44 и 45 наход тс в нулевом состо нии, а счетчик 43 - в максимальном . При записи слова в блок 2 буферной пам ти импульс записи инвертируетс на элементе НЕ, с выхода которого он попадает на вход установ0 ки триггера 45, устанавлива его в единицу. По импульсу синхронизации на выходе элемента И 47 образуетс фронт, который увеличивает на единицу счетчик 43 и сбрасывает в нуль

5 триггер 45, Импульсы синхронизации на входах элементов И 46 и 47 пред ставл ют из себ последовательности неперекрывающихс сдвинутых по фазе импульсов. При чтении слов происхо0 Дит -аналогичный процесс, только значение счетчика 43 уменьшаетс на единицу . После чтени последнего слова пакета на выходе обратного переноса счетчика формируетс импульс осво5 бождени ,

Формула изобретени

1, Устройство дл сопр жени ЭВМ, 30 содержащее два блока буферной пам ти , четыре счетчика, два триггера, т три элемента И, элемент НЕ, два элемента ИЛИ, распределитель импульсов, формирователь импульсов, дешифратор 35 адреса, схему захвата магистрали, шинный формирователь и шесть магистральных усилителей, информационные выходы первого и второго счетчиков соединены с первыми адресными входами

40 первого и второго блоков буферной пам ти соответственно, выход переноса первого счетчика соединен с входом установки в 1 первого триггера, первый информационный вход-выход уст45 ройства соединен с информационным ; входом первого и выходом второго блоков буферной пам ти, выходы разр дов третьего и четвертого счетчиков соединены с вторыми адресными входами

50 первого и второго блоков буферной пам ти соответственно, младший раз- р д выхода третьего счетчика соединен с входом стробировани первого триггера, вход начальной установки

55 устройства соединен с первыми входами установки с первого по четвертый счетчиков, входом установки в О второго триггера и первым входом сброса схемы захвата магистрали.

вход режима записи устройства соединен со счетным входом первого счетчика и входом режима записи первого блока буферной пам ти, выход первого и информационный вход второго блоков буферной пам ти соединены с первым информационным входом-выходом шинного формировател , выход первого блока буферной пам ти соединен с адресным входом дешифратора адреса, выход, генератора импульсов соединен со счтеным входом схемы захвата магистрали и входом распределител импульсов , первый выход которого соединен с первыми входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом режима чтени первого блока буферной пам ти, второй выход распределител импульсов соединен с.вторыми входами первого и второго элементов ИЛИ и счетным входом третьего счетчика, выход эле - мента ИЛИ соединен через первый ма- гистральньш усилитель с входом-выходом синхронизации устройства, вход- выход синхронизации устройства соединен через второй магистральный усилитель с первыми входами первого и второго элементов И, выход первого элемента И соединен с входом режима записи второго блока буферной пам ти и счетным входом четвертого счетчика, младший разр д выхода которого соединен с входом стробировани второго триггера, выход дешифратора адреса соединен с вторым входом первого элемента И, вход-выход запрета доступа устройства соединен через третий магистральный усилитель с входами блокировки схемы захвата магистрали и дешифратора адреса, выход схемы захвата магистрали соединен с первым управл ющим входом распределител импульсов , входом выбора направлени шинного формировател и через четвертый магистральный усилитель - с входом-выходом запрета доступа устрой- ства, выход дешифратора адреса соединен через п тый магистральный усилитель с входом-выходом зан тости устройства , вход-выход зан тости устройства соединен через шестой магист- ральньй усилитель с вторым управл ющим входом распределител и тульсов и входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом запуска первого формировате-

;

10

15

20

25

607246

л 11мпульсов, выход которого соединен с входом синхронизации дешифратора адреса, вход режима чтени устройства соединен со счетньт входом второго счетчика и входом режима чтени второго блока буферной пам ти, выход первого триггера вл етс выходом разреш ени записи устройства и соединен с первым входом третьего элемента И, второй вход которого вл етс входом разреше.ни передачи информации .устройства, выход третьего элемента И соединен с входом требовани передачи схемы захвата магистрали , выход второго триггера вл етс выходом разрешени чтени устройства и соединен с входом запрета работы дешифратора адреса, второй информа- ционньп вход-выход шинного формировател вл етс вторым информационным входом-выходом устройства, отличающеес тем, что-, с целью расширени функциональньгх возможностей путем передачи пакетов произвольной .длины, в него введены счетчик, два формировател импульсов, схема разрешени приема, причем вычитающий вход п того счетчика соединен со счетным входом третьего счетчика, выход отрицательного переноса п того счетчика соединен с вторым входом сброса схемы захвата магистрали, вход, запуска второго формировател импульсов соединен с выходом третьего элемента И, выход второго формировател импульсов соединен с входом запуска третьего формировател импульсов и входом установки п того счетчика, 40 выход третьего формировател импульсов соединен с вторыми входами установки первого и третьего счетчиков, вход установки схемы разрешени приема соединен с входом начальной уста- 45 новки устройства, первый и второй счетные входы схемы разрешени приема соединены со счетными входами ч второго и четвертого счетчиков соот- ; ветственно, вход синхронизации схемы разрешени приема соединен с входом синхронизации устройства, выход схемы разрешени приема соединен с вторыми входами установки второго и четвертого счетчиков и второго триг- cg гера, выход схемы захвата магистрали соединен с третьим входом третьего элемента И, выход разр дов первого счетчика соединен с информационйым входом п того счетчика.

30

35

50

2, Устройство по П.1, отличающеес тем, что схема разрешени приема содержит счетчик, два триггера, два элемента И, формирователь импульсов и элемент НЕ, первый счетный вход схемы соединен с входом установки первого триггера и первым входом первого элемента И, второй счетный вход схемы соединен через элемент НЕ с входом установки второго Триггера и первым входом второго элеента И, вход установки схемы соединен с входами сброса первого и второго триггеров и входом установки счет- 15 ика, зыходы первого и второго триг10

15

607248

геров соединены с вторыми входами - первого и второго элементов И соответственно , выход первого элемента И соединен с первым счетным входом счетчика и входом стробировани первого триггера, выход второго элемента И соединен с вторым счетным входом счетчика и входом стробировани второго триггера, вход синхронизации схемы соединен с третьим входом первого элемента И и входом запуска формировател импульсов, выход которого соединен с третьим входом второго элемента И, выход счетчика вл етс выходом схемы.

10

9

«5

47