SU1226661A1 - Counter operating in "2-out-of-n" code - Google Patents
Counter operating in "2-out-of-n" code Download PDFInfo
- Publication number
- SU1226661A1 SU1226661A1 SU833613367A SU3613367A SU1226661A1 SU 1226661 A1 SU1226661 A1 SU 1226661A1 SU 833613367 A SU833613367 A SU 833613367A SU 3613367 A SU3613367 A SU 3613367A SU 1226661 A1 SU1226661 A1 SU 1226661A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- output
- node
- counter
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может использоватьс дл построени различньгх устройств передачи и переработки информации и контрольноиспытательных устройств цифровой аппаратуры. Целью изобретени вл етс расширение функциональных возможностей устройства за счет формировани равновесного кода, упор доченного в пор дке убывани двоичных кодов. Техническа сущность изобретени заключаетс в том, что в счетчик, содержащий генератор тактовых импульсов и триггеры, введены узел распределени импульсов и узел установки триггеров. Другой областью применени вл етс использование в устройствах кодировани и декодировани равновесных кодов 2 из п. 2 ил. g (ЛThe invention relates to automation and computing and can be used to build various devices for transmitting and processing information and testing devices of digital equipment. The aim of the invention is to enhance the functionality of the device by forming an equilibrium code, ordered in decreasing order of binary codes. The technical essence of the invention lies in the fact that a pulse distribution node and a trigger installation node are inserted into a counter containing a clock pulse generator and triggers. Another area of application is the use in devices for encoding and decoding equilibrium codes 2 of § 2 Il. g (L
Description
Изобретение относитс к автома тике и вычислительной технике и может использоватьс дл построени различных устройств передачи и переработки информации и контрольно- испытательных устройств цифровой аппаратуры.The invention relates to automation and computer technology and can be used to build various information transmission and processing devices and test equipment of digital equipment.
Цель изобретени - расширение функциональных возможностей счетчика за счет формировани кода, упор доченного в пор дке убывани двоичной величины.The purpose of the invention is to expand the functionality of the counter by generating code, ordered in decreasing order of a binary value.
На фиг. 1 представлена функциональна схема счетчика; на фиг. 2 - схемна реализаци триггера.,FIG. 1 shows a functional diagram of the counter; in fig. 2 is a circuit implementation of a trigger.
Счетчик содержит узел 1 распределени импульсов, узел 2 установки триггеров и триггеры 3 (3.1„ 3.2, 3.3,..., 3.(п-2), 3.(п-1), З.п),. Узел 1 содержит элементы И 4 (4.1, 4.2,...,4.(п-3), 4.(п-2). Узел 2 содержит элементы И-НЕ 5 (5,1,.,., 5.(п-4), 5.(п-3), 5.(п-2)). Вход 6 счетчика подключен к первому входу элемента И 4. (п-2). Выход элемента И 4. подключен к тактовому входу тригге- ра 3.J, где j l,...n-2. вход элемента И 4. подключен к выходуThe counter contains the pulse distribution node 1, the trigger setup node 2 and the triggers 3 (3.1 3.2, 3.3, ..., 3. (p-2), 3. (p-1), Z. p) ,. Node 1 contains the elements AND 4 (4.1, 4.2, ..., 4. (p-3), 4. (p-2). Node 2 contains the elements AND-HE 5 (5,1,.,., 5). (p-4), 5. (p-3), 5. (p-2)). The input 6 of the counter is connected to the first input of the element And 4. (p-2). The output of the element And 4. is connected to the clock input of the trigger - pa 3.J, where jl, ... n-2. input element And 4. connected to the output
элемента И 4.(5+1), где 1,п-3element And 4. (5 + 1), where 1, p-3
Тактовые входы триггеров 3.(п-1) и З.п соединены с входом 6. Второй вход элемента И 4.J соединен с осноным инверсным выходом триггера Г 3.(j-+l). Основной пр мой выход триггера 3.k соединен к выходу 7.k счетчика (,...,п-1) и к первому информационному входу триггера С 3. (k.+ l) .Основной пр мой выход триг- гера З.п соединен с выходом 7.п. Второй информационный вход триггера 3.4 соединен с дополнительш:,1м инверным выходом триггера 3.(k+l).The clock inputs of the triggers 3. (p-1) and Z. p are connected to the input 6. The second input of the element I 4.J is connected to the main inverse output of the trigger G 3. (j- + l). The main direct output of trigger 3.k is connected to the output 7.k of the counter (, ..., p-1) and to the first information input of trigger C 3. (k. + L). The main direct output of trigger Z. p is connected to the output 7.p. The second information input of trigger 3.4 is connected to the optional:, 1m inverse output of trigger 3. (k + l).
Основной инверсный выход триггер З.п соединен с импульсными входами элементов И-НЕ 5. Потенциальный .вход элемента И-НЕ 5.. подключен к дополнительному пр мому выходу триггера 3.(.i + l). Выход элемента .И-НЕ 5.J подключен ко входу установки в единичное состо ние триггера 3.(j+2The main inverse output of the trigger Z.p is connected to the pulse inputs of the AND-NOT element. 5. The potential input of the AND-NE element 5 .. is connected to the additional direct output of the trigger 3. (. I + l). The output of the element .AND-NOT 5.J is connected to the installation input to the trigger one state 3. (j + 2
. Триггер 3.1, где ,...,п,со- держит (фиг.2) RS-триггеры 8 и 9 и элементы И-НЕ 10 - 13. Триггер 8 образует сигналы на основных пр мом и инверсном выходах триггера ЗД, триггер 9 образует сигналы на дополнительных пр мом и инверсном вькодах триггера 3.1.. Trigger 3.1, where, ..., p, contains (FIG. 2) RS-flip-flops 8 and 9 and I-NE 10 elements are 13. Flip-flop 8 forms signals at the main direct and inverse outputs of the flip-flop trigger, flip-flop 9 forms signals on additional forward and inverse trigger codes 3.1.
266612266612
Принципиальное выполнение триггера 3.1 может быть и иным. Так же, как и узел 1, назначением которого вл етс выдача в определенном тактеFundamental execution of the trigger 3.1 may be different. As well as node 1, whose purpose is to issue in a certain cycle
5 работы счетчика сигнала на определенном выходе, он не об зательно должен представл ть собой цепочку последовательно соединенных элементов И.5 of the signal counter at a particular output, it does not necessarily have to be a chain of series-connected elements I.
10 Счетчик работает следующим образом .10 The meter works as follows.
В исходном единичном состо нии наход тс триггеры 3.1 и 3.2, а в нулевом состо нии - триггеры 3.3-3.п.Triggers 3.1 and 3.2 are in the initial single state, and 3.3-3.p are in the zero state.
15 При этом на пр мых выходах триггеров 3. 1 и 3.2- единичные потенциалы, а на пр мых выходах триггеров 3.3-З.п - нулевые. Узел 1 обеспечивает поступление сигналов только на входы15 At the same time, at the direct outputs of the flip-flops 3. 1 and 3.2 are single potentials, and at the direct outputs of the flip-flops 3.3-H.p - zero. Node 1 provides signals only to the inputs.
20 триггеров 3.2-3.п, где 2 - номер крайнего правого триггера, который находитс в единичном состо нии, причем триггер 3.f нулевым потенциалом с основного инверсного выхода20 triggers 3.2-3. P, where 2 is the number of the extreme right trigger, which is in the unit state, and the trigger 3.f is a zero potential from the main inverse output
25 блокирует подачу сигнала на тактовые входы триггеров 3.1-3.(Г-1).25 blocks the signal to the clock inputs of the trigger 3.1-3. (D-1).
При поступлении первого импульса с входа 6 происходит переключение в единичное состо ние RS-триггера 8 триггера 3.3, который при этом возвращает в нулевое состо ние RSтриггер 8 триггера 3.2. По окончании импульса в единичное состо ние переключаетс RS-триггер 9 триггера 3,3, а в нулевое состо ние - RS-триг- |Гер 9 триггера 3.2. Далее t каждым тактом работы счетчика в единичное состо. ние последовательно переключаютс триггеры 3.4,...,3.п. При этом на выходах по вл ютс коды П0„..0, 1010...О, 10010...О, ..., 100о..01. При нахождении в единичном состо нии триггеров 3.1 и З.п при поступлении очередного импульса в единичное состо ние .переключаетс When the first pulse arrives from the input 6, the RS-flip-flop 8 of the flip-flop 3.3 switches to the single state, which then returns to the zero state the RS flip-flop 8 of the 3.2 flip-flop. At the end of the pulse, the RS-flip-flop 9 of the flip-flop 3.3 is switched to one state, and the RS-flip-flop | Ger 9 of the flip-flop 3.2 is set to the zero state. Further t each step of the counter in one state. The trigger switches 3.4, ..., 3.p are sequentially switched. At the same time, on the outputs, the codes P0 „.. 0, 1010 ... O, 10010 ... O, ..., 100...01. When in the unit state of the triggers 3.1 and Z.p, when the next pulse arrives in the unit state, it switches
5 RS-триггер 8 триггера 3.2, а в нулевое - RS-триггеры 8 триггеров 3.I и З.п. По окончании импульса в нулевое состо ние переключаютс RS-триггеры 9 триггеров 3.1 и З.п. 5 RS-flip-flop 8 flip-flop 3.2, and in zero - RS-flip-flops 8 flip-flops 3.I and Z. p. At the end of the pulse, the RS flip-flops 9 flip-flops 3.1 and ZP are switched to the zero state.
50 При переключении в нулевое состо ние RS -триггера 9 триггера З.п сигнал с основного инверсного выхода пос- |тупает на входы элементов И-НЕ 5. Единичный потенциал имеетс на вто-50 When switching to the zero state of the RS trigger 9 trigger Z.p, the signal from the main inverse output arrives at the inputs of the AND – NE elements 5. There is a single potential at the secondary
55 ром входе только элемента И-НЕ 5.1, при этом на его выходе по передне- 1му фронту положительного перепада напр жени на инверсном выходе RS3055 rum input of the element AND-NOT 5.1, at the same time at its output along the front-first front of the positive voltage drop at the inverse output RS30
3535
4040
триггера 9 триггера З.п формируетс импульс отрицательной пол рности , устанавливающий в единичное состо ние триггер 3.3. При этом на выходах устанавливаетс код 0110...0.Далее по мере поступлени импульсов работа счетчика происходит в описанном пор дке, а на его выходах 7 по вл етс код 01010...О, затем 010010,...О, ..., 010,...01. При поступлении очередного импульса триггеры 3.2 и З.п обнул ютс , а триггер 3.3 переходит в единичное состо ние. По окончании импульса положительным перепадом напр жени с инверсного выхода RS-триггера 9 триггера З.п через узел 2 происходит установка в единичное состо ние триггера 3.4. Далее работа продолжаетс в том же пор дке до перехода счетчика в состо ние, при котором в него записан код O...OI1. Цикл работы счетчика закончен.the trigger 9 of the trigger Z.p. a negative polarity pulse is formed, which establishes the trigger in one state. 3.3. In this case, the code 0110 ... 0 is set at the outputs. Next as the pulses arrive, the counter operates in the described order, and at its outputs 7, the code 01010 ... O, then 010010, ... O, appears. ., 010, ... 01. Upon receipt of the next pulse, the triggers 3.2 and Z. p are zeroed, and the trigger 3.3 goes into one state. At the end of the pulse, a positive voltage drop from the inverse output of the RS flip-flop 9 flip-flop Z.p through the node 2 sets the flip-flop to a single state 3.4. Further, the operation continues in the same order until the counter transitions to the state in which the code O ... OI1 is written to it. The cycle of the counter is over.
В последующие два такта счетчик полностью обнул етс . При необходимости может быть осуществлена остановка счетчика в состо нии, когда в него записан код 0...011.In the next two clocks, the counter will completely zero. If necessary, the counter can be stopped in the state when the code 0 ... 011 is written to it.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833613367A SU1226661A1 (en) | 1983-07-01 | 1983-07-01 | Counter operating in "2-out-of-n" code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833613367A SU1226661A1 (en) | 1983-07-01 | 1983-07-01 | Counter operating in "2-out-of-n" code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1226661A1 true SU1226661A1 (en) | 1986-04-23 |
Family
ID=21071327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833613367A SU1226661A1 (en) | 1983-07-01 | 1983-07-01 | Counter operating in "2-out-of-n" code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1226661A1 (en) |
-
1983
- 1983-07-01 SU SU833613367A patent/SU1226661A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 419883, кл. G 06 F 1/02, 1970. Селлерс Ф. Методы обнаружени ошибок в работе ЭЦВМ. М.: Мир, 1973, с. 211, фиг. 11.8. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1226661A1 (en) | Counter operating in "2-out-of-n" code | |
SU1197068A1 (en) | Controlled delay line | |
SU762206A1 (en) | Circular frequency divider with odd division factor | |
SU1278850A1 (en) | Device for checking m-sequence generator | |
SU832715A1 (en) | Pulse monitoring device | |
SU748870A1 (en) | Decoder | |
SU1485224A1 (en) | Data input unit | |
SU799148A1 (en) | Counter with series shift | |
SU1226619A1 (en) | Pulse sequence generator | |
SU1264135A1 (en) | Two-channel pulse-position converter | |
SU1420653A1 (en) | Pulse synchronizing device | |
SU1531213A1 (en) | Ring counter | |
SU1591010A1 (en) | Digital integrator | |
SU1264315A1 (en) | Polyphase clocking generator | |
SU1177907A1 (en) | Pulse repetition frequency divider | |
SU902249A1 (en) | Time interval-to-digital code converter | |
SU684710A1 (en) | Phase-pulse converter | |
SU926784A1 (en) | Frequency-modulated signal detector | |
SU1354195A1 (en) | Device for checking digital units | |
RU1811003C (en) | Device for separating pulses | |
SU984057A1 (en) | Pulse frequency divider | |
SU1647913A1 (en) | Error detector | |
SU1058081A1 (en) | Device for synchronizing pulse sequence | |
SU1651374A1 (en) | Synchronous frequency divider | |
SU1522411A1 (en) | Binary-to-binary-decimal code converter |