Поставленна цель достигаетс тем, что в фазоимпульсный преобразователь , содержащий два входнь х триггера, первые входы которых соединены с входными итнами, а их вторые входы подключены к шине так товых сигналов, два фазоимпульсных селектора, каждый из которых состоит из четырех логических эле ментов И, выходы которых соединен с выходом преобразовател , причем первые входы первых двух логических элементов И первого фазоимпуль ного селектора и первые входы первого и четвертого логических элеме тов И второго фазоимпульсного селе тора подключены к первому выходу одного входного триггера, второй выход которого соединен с первыми входами третьего и четвертого логи ческих элементов И первого фазоим пульсного селектора и первыми вход ми второго и третьего логических ментов И второго фазоимпульсного селектора, первый выход второго входного триггера соединен со вторыми входами первого и второго логических элементов И второго фазоимпульсного селектора и вторыми входами второго и третьего логичес ких элементов И первого фазоимпуль ного селектора, а второй выход вто рого входного триггера подключен ко вторым входам третье-го и четвер того логических .элементов И второго фазоимпульсного селектора и вторым входам первого и четвертого логических элементов И первого фаэоимпульсного селектора, введены два дополнительных триггера, первые входы которых соединены с первыми выходами входных триггеров, вторые входы подключены к дополнительной шине тактовьк импульсов, первый выход первого дополнительного триггера соединен с третьими входами первых логических элементо И, второй его выход соединен с третьими входами третьих логических элементов И, первый выход второго дополнительного триггера подключен к третьим входам вторых логических элементов И, а второй выход второго дополнительного три гера соединен с третьими входами четвертых логических элементов И фазоимпульсных селекторов. Структурна электрическа схема описываемого преобразовател приведена на чертеже. Преобразователь содержит входные триггеры 1, 2, фазоимпульсные селекторы 3, 4, состо щие из логических элементов И 5,...,12, дополнительные триггеры 13,14. Входные сигналы подаютс на входные шины 15, 1б, на шины 17, 18 подаютс тактовые импульсы. Вы04 ходные сигналы снимаютс с выходов 19, 20. Принцип работы преобразовате.п заключаетс в следующем. Принимаемые сигналы с входных шин 15, 16 подаютс на информационные входы входных триггеров 1, 2, которые при поступлении на шину 17 импульсов устанавливаютс в состо ние, соответствующее сигналам на входных шинах 15, 16. Сигналы с выходов триггеров 1, 2 подаютс на информационные входы триггеров 13, 14, которые при поступлении на шину 18 импульсов устанавливаютс в состо ни , соответствующие состо ни м входных триггеров 1, 2. С выходов триггеров сигналы подаютс на входы селекторов 3, 4, которые реализуют логические функции, описываемые формулами: BbixHt А-Ai-+B-Bi -A-fA-Ai-B- -B-Bi-A Вых.2 А-И Bi-AtA-At-B BBt-A. Из сравнени формул можно установить следующие соответстви между их членами: 0-f/-1 SA, А At; 01/2aA d22A At, 33«Б-В1 , 0211 ъ; . d4Sb-Bt, © -Bbix.-l, Q S ВЫХ.2 , Таким образом, роль дифференцирующих цепочек в предлагаемом устройстве выполн ют логические элементы селекторов. Если, например, на входе входной шины 15 сигнал перешел из нулевого состо ни в единичное , то при поступлении.«мпульсов на шину 17 на одном из выходов устройства по витс импульс, который пропадет при поступлении импульса на шину 18. Состо ние входного триггера 2 другого канала, т. е. знак сдвига фаз входных последовательностей , определ ет, на котором из выходов по витс этот импульс. Длительность сигналов на выходах 19, 20 определ етс временем от поступлени импульса на шину 17 до прихода импульса на шину 18. В частности , при соединенных шинах 17, 18 и подаче на них импульсов тактовой частоты длительность выходных сигналов равна периоду следовани тактовых импульсов. Наличие входов синхронизации значительно расшир ет функциональные возможности устройства. Например, при фазоимпульсном представлении информации , на шину 17 можно подать константу О , а на шину 18 другую константу. Тогда длительность выходных .сигналов будет представл ть собой врем импульсный код константы , поданной на шину 18, который можно использовать, например, дл The goal is achieved by the fact that a phase-impulse converter containing two input triggers, the first inputs of which are connected to the input terminals, and their second inputs are connected to the bus of the clock signals, two phase-pulse selectors, each of which consists of four logic elements AND, whose outputs are connected to the output of the converter, with the first inputs of the first two logic elements AND of the first phase-pulse selector and the first inputs of the first and fourth logic elements AND the second phase-pulse selector tor Connected to the first output of one input trigger, the second output of which is connected to the first inputs of the third and fourth logic elements AND of the first phase-pulse selector and the first inputs of the second and third logic cops AND the second phase-pulse selector, the first output of the second input trigger is connected to the second inputs of the first and the second logic elements AND the second pulse-phase selector and the second inputs of the second and third logic elements AND the first pulse-phase selector, and the second output of the second the travel trigger is connected to the second inputs of the third and fourth logic elements of the second phase-selector selector and the second inputs of the first and fourth logic elements of the first phase-impulse selector, two additional triggers are introduced, the first inputs of which are connected to the first outputs of the input trigger, the second inputs are connected to the additional bus clock pulses, the first output of the first additional trigger is connected to the third inputs of the first logical elements And the second output is connected to the third the inputs of the third AND logic gates, the first output of the second additional trigger is connected to the third inputs of the second AND logic gates, and the second output of the second additional three garages is connected to the third inputs of the fourth logic elements AND phase-pulse selectors. The structural electrical circuit of the described converter is shown in the drawing. The converter contains input triggers 1, 2, phase-pulse selectors 3, 4, consisting of logic elements And 5, ..., 12, additional triggers 13,14. The input signals are fed to the input buses 15, 1b, and the clock pulses to the buses 17, 18. The output signals are removed from the outputs 19, 20. The principle of operation of the transducer. P is as follows. The received signals from the input buses 15, 16 are fed to the information inputs of the input flip-flops 1, 2, which, when arriving at the bus 17 pulses, are set to the state corresponding to the signals on the input buses 15, 16. Signals from the outputs of the flip-flops 1, 2 are fed to the information inputs the flip-flops 13, 14, which, when arriving on the bus 18 pulses, are set to the states corresponding to the states of the input flip-flops 1, 2. From the outputs of the flip-flops, the signals are fed to the inputs of the selectors 3, 4, which realize the logic functions described by the formulas: Bb ixHt A-Ai- + B-Bi-A-fA-Ai-B- -B-Bi-A Output 2 A-A Bi-AtA-At-B BBt-A. From the comparison of formulas, it is possible to establish the following correspondences between their members: 0-f / -1 SA, A At; 01 / 2aA d22A At, 33 “B-B1, 0211 ъ; . d4Sb-Bt, © -Bbix.-l, Q S OUT.2. Thus, the role of differentiating chains in the proposed device is performed by the logical elements of the selectors. If, for example, at the input of the input bus 15, the signal passed from the zero state to a single state, then upon arrival of the “pulses” to the bus 17 at one of the device outputs, a pulse will appear that will disappear when the pulse arrives on the bus 18. The state of the input trigger 2 the other channel, i.e., the sign of the phase shift of the input sequences, determines on which of the outputs this pulse is generated. The duration of the signals at the outputs 19, 20 is determined by the time from the arrival of the pulse to the bus 17 until the arrival of the pulse to the bus 18. In particular, with the connected buses 17, 18 and the clock frequency pulses applied to them, the duration of the output signals is equal to the period of the clock pulses. The presence of synchronization inputs greatly expands the functionality of the device. For example, in the phase-impulse presentation of information, the constant O can be applied to the bus 17, and another constant to the bus 18. Then the duration of the output signals will be the time pulse code of the constant applied to the bus 18, which can be used, for example, for
масштабировани в множительном устройстве цифровых электронных весов.scaling in the multiplying device of digital electronic scales.