Claims (2)
Изобретение относитс к импульсной технике, а именно к устройствам контрол импульсов. Известно устройство контрол импульсов , содержащее входной элемент ИЛИ, RS-триггер, логические элементы И, соединенные с входными шинами, входом RS-триггера и между собой .l Однако устройство не обеспечивает достаточной точности контрол . Наиболее близким к изобретению по технической сущности вл етс уст ройство контрол импульсов, содержащее первый элемент И, один из входов которого соединен с источником контролируемых импульсов, второй вход первого элементаИ подключен ,к первому источнику тактовых импульсов, а выход первого элемента И соединен с первым входом первого триггера выход которого соединен с одним из входов второго элемента И, второй вход которого подключен к второму источнику тактовых импульсов, а выход второго элемента И соединен с пе вым входом второго триггера, выход которого соединен с одним из входов третьего элемента И, второй вход которого соединен с третьим источником тактовых импульсов, а выход третьего элемента И подключен к второму входу первого триггера, второй вход второго триггера соединен с вторым входом первого элемента И 2. Недостатком известного устройства вл етс его сложность. Цель изобретени - упрощение устройства . Поставленна цель достигаетс тем, что в устройст ве, содержащем два О -триггера и элемент И, входы которого подключены к выходам D -триггеров, R-входы каждого из которых соединены с выходом элемента И, О-вход первого и С-вход второго О -триггеров соединены с-шиной контролируемого сигнала , S-входы обоих 0 -триггеров подключены к шине первого тактового сигнала , аС-вход первого и D-вход второго Ot-триггеров соединены с шинами второго и третьего тактовых сигналов. На чертеже представлена структурна электрическа схема предлагаемого устройства. Устройство содержит первый 1 и второй 2 0.-триггеры, эпементы 3 И, на входную шину 4 подана контролируема импульсна последовательность. На шины 5-7 поданы тактовые сигналы. Выходные сигналы снимаютс с выхода 8. Работа устройства осуществл етс следующим образом. В исходном состо нии та;ктовым импульсом по шине 5 устройство устанав ливаетс в исходное состо ние, триггеры 1 и 2 в единичном состо нии, на их выходах и, следовательно, на выходе элемента 3 И и выходе 8 Устройства потенциалы высокого уровн . По окончании тактового импульса по шине 5 устройство готово к работе. При поступлении тактового импуль са по шине 7 (тактовые импульсы по шине 7 опережают ожидаемые импульсы контролируемой последовательности) на D-входе триггера 2 устанавливает с потенциал высокого уровн . При поступлении контролируемого импульса на шину 4 устройства, совп дающего с тактовым импульсом по шине 7, подтверждаетс единичное состо ние триггера 2, так как на его D-входе в это врем потенцигш высокого (единичного) уровн . По поступ лению тактового импульса по шине 6 (тактовые импульсы по шине б задерж ны относительно ожидаемых импульсов контролируемой последовательности) подтверждаетс единичное состо ние триггера 1, так как на его D-входе в это врем потенциал высокого уров н . Таким образом, при наличии контролируемого импульса поступающими тактовыми импульсами по шинам 6 и 7 подтверждаютс исходные состо ни триггеров 1 и 2 и, следовательно, на выходе 8 устройства сохран етс потенциал высокого уровн , т.е. состо ние исправности. При поступлении очередного такто вого импульса по шине7 и отсутстви контролируемого импульса состо ние триггера 2 не измен етс , т.к. импульс по его ходу синхронизации отсутствует , а на О-входе потенциал высокого уровн . При поступлении тактового импул са по шине- 6 происходит переключени триггера 1, так как на его О-входе в это врем потенциал низкого (нуле вого) уровн . На выходе триггера 1 и, следовательно, на элементе 3 И и выходе 8 устройства устанавливает с потенциал низкого уровн (состо ние неисправности), сигнализирующий об отсутствии илтульса в контролиру емой последовательности. Кроме того, потенциал низкого ур . н с выхода элемента 3 И поступает R-вход триггера 1, подтвержда нулев состо ние триггера 1, переключа в нулевое состо ние триггер 2 и предотвраща их возможные переключени поступающими по шинам 4, 6 и 7 импульсами . Потенциал низкого уровн (состо ие неисправности) на выходе 8 устойства сохран етс до поступлени актового импульса по шине 5, устаавливающего триггеры 1 и 2 в единичое состо ние, т.е. устройство возращаетс в исходное состо ние. По кончанию импульса по шине 5 устройтво готово к работе. При поступлении.следующих тактовых мпульсов и наличии контролируемых имульсов по шинам 4, 6 и 7 состо ние триггеров 1 и 2 и устройства в целом не измен етс и работа устройства соответствует описанной. При поступлении по шине 4 избыточного импульса в контролируемой послеовательности (например, импульса, самопроизвольно сформировавшегос в источнике контролируемых импульсов) триггер 2 переключаетс в нулевое состо ние, так как на его D-входе в этот момент времени потенциал низкого (нулевого) уровн . На выходе триггера 2, а также выходе элемента 3 И и выходе 8 устройства устанавливаетс потенциал низкого (нулевого) уровн , сигнализирующий о наличии избыточного (Лишнего ) импульса в контролируемой последовательности импульсов. Кроме того, с выхода элемента 3 И потенциал низкого уровн поступает на R-входы триггеров 1 и 2, подтвержда нулевое состо ние триггера 2, переключа в нулевое состо ние триггер 1 и предотвраща их возможные переключени поступающими по шинам 4, 6 и 7 импульсами. Поэтому при поступлении .импульсов по шинам 4, 6 и 7 состо ние устройства не измен етс . При поступлении -очередного тактового импульса по шине 5 триггеры 1 и 2 устанавливаютс в единичное состо ние и устройство возвращаетс в исходное состо ние, после чего цикл работы повтор етс . Формула изобретени Устройство контрол импульсов, содержащее два D -триггера и элемент И, входы которого подключены к выходам Dt-триггеров, R-входы каждого из которых соединены с выходом элемента И, отличающеес тем, что, с целью упрощени устройства , D-вход первого D -триггера и С-вход второго 0 -триггера соединены с шиной контролируемого сигнала, S-входы обоих D.-триггеров .подключены к шине первого тактового сигнала, а С-вход первого и D-вход второго 0,-триггеров соединены с шинами второго и.третьего тактовых сигналов. Источники информации, прин тые во внимание при экспертизе 1.За вка ФРГ № 2038211, кл. Н 03 К 5/18, 17.03.77. The invention relates to a pulse technique, namely to pulse control devices. A device for controlling pulses is known, which contains an input element OR, an RS flip-flop, logic gates And connected to the input buses, an RS flip-flop input and each other .l However, the device does not provide sufficient control accuracy. The closest to the invention to the technical essence is a pulse control device containing the first element AND, one of the inputs of which is connected to the source of controlled pulses, the second input of the first element AND is connected to the first source of clock pulses, and the output of the first element AND is connected to the first input the first trigger whose output is connected to one of the inputs of the second element And, the second input of which is connected to the second source of clock pulses, and the output of the second element And is connected to the first input of the second trigger, the output of which is connected to one of the inputs of the third element And, the second input of which is connected to the third clock source, and the output of the third element And is connected to the second input of the first trigger, the second input of the second trigger is connected to the second input of the first element II. device is its complexity. The purpose of the invention is to simplify the device. The goal is achieved by the fact that the device contains two O-triggers and an element, whose inputs are connected to the outputs of the D-triggers, the R-inputs of each of which are connected to the output of the element And, O-input of the first and C-input of the second O Triggers are connected to the monitored signal bus, S-inputs of both 0-triggers are connected to the first clock signal bus, the AC input of the first and D-input of the second Ot-flip-flop are connected to the buses of the second and third clock signals. The drawing shows a structural electrical circuit of the proposed device. The device contains the first 1 and second 2 0.-triggers, 3 epements And, on the input bus 4 is fed a controlled pulse sequence. On the bus 5-7 served clock signals. The output signals are removed from output 8. The operation of the device is carried out as follows. In the initial state, by means of a single pulse on the bus 5, the device is set to the initial state, triggers 1 and 2 are in the unit state, at their outputs and, therefore, at the output of element 3 And and output 8 of the Device, high level potentials. At the end of the clock pulse bus 5, the device is ready for operation. When a clock pulse arrives on bus 7 (clock pulses on bus 7 advance the expected pulses of the monitored sequence) at the D input of trigger 2, it sets a high potential level. When a monitored pulse arrives on the device bus 4, which coincides with the clock pulse on bus 7, the unit state of the trigger 2 is confirmed, since at its D-input at this time there is a high (single) level. Upon receipt of a clock pulse on bus 6 (clock pulses on bus b are delayed relative to the expected pulses of the monitored sequence) the unit state of trigger 1 is confirmed, since at its time there is a high level potential on its D input. Thus, in the presence of a controlled pulse, the incoming clock pulses on tires 6 and 7 confirm the initial states of triggers 1 and 2 and, therefore, a high level is maintained at the output 8 of the device, i.e. health state. Upon receipt of the next clock pulse on the bus 7 and the absence of a controlled pulse, the state of the trigger 2 does not change, since there is no impulse along its synchronization course, and a high level potential at the O input. When a clock pulse arrives through bus 6, trigger 1 is switched, since its O-input has a low (zero) level at this time. At the output of the trigger 1 and, therefore, at the element 3 And and the output 8 of the device it sets to the low potential level (fault state), signaling the absence of Iltulse in a controlled sequence. In addition, the potential of low ur. n from the output of element 3 And the R input of trigger 1 arrives, confirming zero state of trigger 1, switching trigger 2 to zero state and preventing their possible switching by pulses coming in on buses 4, 6 and 7. The potential low level (state of failure) at the output 8 of the device is preserved until an act pulse arrives on the bus 5, setting the triggers 1 and 2 to one state, i.e. the device returns to its original state. By the end of the pulse on the bus 5, the device is ready for operation. Upon receipt of the following clock pulses and the presence of controlled pulses on buses 4, 6 and 7, the state of the flip-flops 1 and 2 and the device as a whole does not change and the operation of the device is as described. When an excess pulse arrives on the bus 4 in a controlled sequence (for example, a pulse spontaneously formed at the source of controlled pulses), trigger 2 switches to the zero state, because at its D input at this time point there is a low (zero) level potential. At the output of the trigger 2, as well as the output of the element 3 And and the output 8 of the device, a low (zero) level potential is set to indicate the presence of an excess (Extra) pulse in the monitored pulse sequence. In addition, from the output of element 3, the low-level potential enters the R-inputs of flip-flops 1 and 2, confirming the zero state of flip-flop 2, switching to the zero state flip-flop 1 and preventing their possible switchings by incoming pulses on buses 4, 6 and 7. Therefore, upon receipt of pulses on buses 4, 6 and 7, the state of the device does not change. When an alternate clock pulse arrives on bus 5, the triggers 1 and 2 are set to one and the device returns to its original state, after which the work cycle is repeated. Claims An impulse control device comprising two D triggers and an element, whose inputs are connected to outputs of Dt-flip-flops, the R inputs of each of which are connected to the output of an element And, characterized in that, in order to simplify the device, the D input of the first D-trigger and C-input of the second 0-trigger are connected to the controlled signal bus, S-inputs of both D.-flip-flops are connected to the bus of the first clock signal, and C-input of the first and D-input of the second 0, -triggers are connected to tires second and third clock signals. Sources of information taken into account in the examination 1. For the Germany, No. 2038211, cl. H 03 K 5/18, 03/17/77.
2.Авторское свидетельство СССР 599341, кл. Н 03 К 5/18, 14.12.76..2. Authors certificate USSR 599341, cl. H 03 K 5/18, 12.12.76 ..