Изобретение относитс к вычислительной технике и может быть использовано дл контрол генераторов псев дослучайных последовательностей максимальной длины, примен емых дл фор мировани тестовых воздействий в контрольно-диагностической аппаратуре , дл имитации каналов св зи в сис темах передачи и обработки информаци дл кодировани информации в устройствах автоматики и телемеханики. Цель изобретени - расширение функциональных возможностей за счет контрол Ы-последовательностей, получаемьк при изменении структуры обратной св зи генератора. На фиг. 1 представлена функциональна схема устройства дл контро л генератора М-последовательностей на фиг.2 и 3 - примеры технической реализации блика коммутации. Устройство дл контрол генератора М-последовательностей содержит п-разр дньй регистр 1 сдвига, группу 2 сумматоров по модулю два, вклю чающую сумматоры 2-1, 2-2.,.2-k (k 5: 1 - число дополнительно контролируемых М-последовательностей), блок 3 коммутации,, первый 4р второй 5 и . третий 6 сумматоры по модулю, два, элемент 7 задерлжи, элемент 8р триггер 9, вход 10 начальной установки устройства и вход 11 синхронизации устройства. Па фиг, 1 пр1-1всден конкретный пример выполнени устройства при 11 15 и k 3, Контролируемый генератор М-последовательностей выполнен на 15-разр дном регистре 1 сдвига с сумматором 4 по модулю два в обратной св зи, В предлагаемом примере генератор Ы-последовательностей может формироватьэ а схема контрол контролировать четыре возможных М-последовательности5 обра зованных обратными св з ми: цл первой послед,ователь 1ости с 14- и 15-то разр дов, дл второй последовательности - с 3-, 12-, 14- и 15-ГО: разр дов , дл третьей последовательноеTtJ с 5-, Ю-,,. 14- и 15-го разр дов, дл четвертой последовательности - с 5-, 10-, И, 13-5 14- и 15-го раз-. р дов регистра 1 сдвига. При этом выход 15-го (п-го) разр да регистра 1 сдвига соединен с входами сумматоров 4 и 5 по модулю дВа. Перва груп па выходов,регистра 1 сдвига, вклю .чающа выход 14-го разр да, соелетлдна с первой группой входов сумматоров 4 и 6 по модулю два. Втора группа выходов регистра 1 сдвига, включаютца выходы 1-, 2-, 4-,, 6-, 7-, 8и 9--ГО разр дов 5 подключена к первой группе входов сумматора 5 по модулю два. Треть группа выходов регистра 1 сдвига, включающа выходы 3- и 12-го, 5- и 10-го, 11- и 13-го разр дов , подключена к входам сумматоров 2-15 2-2 и 2-3 по модулю два группы 2. Блок 3 ком1 гутации может быть реализован в нескольких вариантах. Первый из них (фиг,2) содержит k сдвоенных переключателей 12-1, 12-2... 12-k. , Второй Бариа т реализации блока 3 коммутации (фиг.З) содерлшт k-разр дный регистр 13 первую группу элементов И , 14-2. . . 14-kj вторую груп,пу элементов И 15-1, 15-2.,. 15-k5 группу информационных входов .16 и вход Г/ синхронизации. Устройство работает следующим образом , В основу кончрол правильности формировани псевдослучайных последовательностей максимальной длины (М-последо1зател:оностей) положено их аддитивно-циклическое свойство: Сумма по моду.шо два циклических сдви-. гов М-последовательностей вл етс циклическим сдвигом той же М-последо .1зательности. Следовательно, суммирование по модулю два мо сно использовать в качестве операции контрол структуры М последовательностей. .Пусть Z - М-последовательностьJ формируема иа зыходе сумматора 4 по модулю два D - оператор задерлски на один такт, D - оператор задерш-си на i тактов. CnjTiajiiii на выходах регистра 1 СДВИГИ вл ютс задержанными на 1,2,,., п тактов копи ми М-последовательности Z, т.е. DZ, где i 1,2..., п, Ы-последовательность Z молсет быть представлена как сумма по модулю два сигналов обратной св зи с соответствующих разр дов регистра 1 сдвига. Дл М-последовательностей, формируемых устройством з приведенном на фиг.1 примере, имеем: z,2 Dz©D z® Z D Z©D Z©D Z® Z -D Z®IS°Z& . Сумматор 5 no модулю два формирует сумму сигналов с выходов всех разр дов регистра 1 сдвига, кроме тех, KOToubje вход т в обратную св зь генератора М-последовательности, не счита п-го разр да, т.е. формирует п-1 сумму S,, 21D Z0Z. Элемент 7 задерж ки осуществл ет задержку на один так сигнала с выхода сумматора 5, п-1 его выходе формируетс DS, D z©DZ . . ZlDZ. На входы сумматора 6 по модУлю два поступают сигнал S, с выхода сумматора 5, сигналDS, с выхода элемента 7 задержек и сигналы с выхо дов тех разр дов регистра 1 сдвига, .которые вход т в обратную св зь гене . ратора М-последовательности, кроме п-гог разр да, т.е. Z®I)Z. На выходе сумматора 6 формируетс сумма S .. S,®DS,®Z® D Z i::DZ®Z- f:DZ©Z©D z . i i 0.. Таким образом, при правильной структуре контролируемой М-последовательности на выходе сумматора 6 ус танавливаетс сигнал логического О Итак, дл осуществлени контрол пра ВИЛ1--.НОСТИ формировани М-последовательности необходимо, чтобы к входам сумматора 5 были подключены выходы всех разр дов регистра 1 сдвига, кро ме тех, которые заведены на входы сумматора 4, не счита п-го разр да (п-й разр д, хот и участвует в формировании обратной св зи, подключает с к входу сумматора 5). К входам сумматора 6 должны быть подключены выходы разр дов регистра 1 сдвига, включенные в цепь обратной св зи генератора , кроме п-го разр да. Рассмотрим работу устройства, ког да блокЗ коммутации выполнен насдвоенных переключател х (фиг.2). Перед ачалом работы сигналом по входу 10 начальной установки устройства в регистр 1 сдвига записываетс исход- нал кодова комбинаци (напрш-iep, 11...1) и обнул етс триггер 9. С по мош,ыо переключателей 12-1, 12-2... 12-k блока 3 коммутации выбираетс одна из возколшых М-последовательнос тей. Дл представленного на фиг.1 случа (п 15, k 3) с помощью бло ка 3 коммутации можно выбрать одну из четырех возможных М-последователь ностей. При выключенных переключате12 0 л х 12-1, 12-2, 12-3 выбираетс М-последовательность Z (, к второй группе входов сумматора 5 подключаютс выходы сумматоров 2-1, 2-2, 2-3, а к второй группе входов сумматоров 4 и б - шина логического О. При включенном переключателе 12-1 и выключен ных переключател х 12-2, 12-3 выбираетс М-последовательность Z, при включенном переключателе 12-2 и выключенных переключател х 12-1, 12-3 М-последовательность Zg, при включенных переключател х 12-2, 12-3 и вык;гочениом переключателе 12-1 - М-последовательность Z4. При подаче на вход 11 синхронизации устройства тактовых ш-шульсов на выходах регистра 1 сдвига формируютс псевдослучайные сигналы. Сдвиг кода в регистре 1 происходит по заднему фронту (из 1 в 0) тактового импульса.. При правш1ьном формировании М-последовательности на выходе сумматора 6 установлен сигнал логического О, который вызывает на выходе элемента И-НЕ 8 сигнал логической 1. Триггер 9, сброшен-, ный при начальной установке в нулевое состо ние, не мен ет своего состо ни . При сбое генератора М-последовательности на выходе сумматора 6 по вл етс сигнал логической 1. С приходом следующего тактового импульса на выходе элемента И-НЕ формируетс сигнал логического О, которьй устанавливает триггер 9 в единичное состо ние. На выход устройства выдаетс сигнал ошибки. Если блок 3 коммутации выполнен как показано на фиг.З, то выбор М-последовательности осуществл етс путем загрузки управл ющего кода в регистр 13. Управл ющий код подаетс на информационные вх,оды 16 и записываетс в регистр 13 импульсом по входу 17 синхронизации. При загрузке в i-й (i 1,2...k) разр д регистра 13 выход сумматора 2-г группы 2 подключаетс через элемент И 15-i к входу сумматора 5, а при загрузке 1 через элемент I-f 14-i к входу сумматора 4. Дл рассматриваемого примера последовательность Z формируетс и контролируетс при записи в ре- ; гистр 13 кода 000, Z,- 100, Z 010 , Z - Oil. Така реализаци блока 3 коммутации позвол етв процессе (формировани псевдослучайных сигналов по заданной программе измен ть 512 структуру последовательности путем загрузки управл ющих кодов в регистр 13. При этом устройство автоматически перестраиваетс на контроль соответствующей М-последовательностмФормула .изобретени Устройство дл контрол генератора М-последовательностей, содержащее первый, второй и третий сумматоры по модулю два, элемент задержки и п-разр дный регистр сдвига, информационный вход, входы установки и синхронизации которого соединены соответ- ственно с выходом первого сумматора по.-Модулю два, с входами начальной установки и синхронизации устройства, п-й выход п-разр дного регистра сдвига соединен с входами первого и второго сумматоров по модулю два, пер- 20 ва группа выходов.п-разр дного регистра сдвига соединена с первыми группами входов первого и третьего сумматоров по модулю два, втора группа выходов п пазр дного регистра сдвига соединена с первой группой входов второго сумматора по модулю два, вход элемента задержки -соедш-хен с выходом второго сумматора по модулю два и первым входом третьего суммат.ора по модулю два, выход элемента задержки 0 с вторым входом третьего соединен сумматора по модулю два, о т. л и ч ю щ е е с тем, что, с целью расширени функциональных возможностей за счет контрол М-последовательностей , получаемых при изменении структуры обратной св :зи генератора, оно содержит группу из k сумматоров по модулго два (k Э; 1 - число дополнительно контрол1-1руемьк М-последовательностей ), блок коммутации элемент И-НЕ и триггер, причем входы сумматоров по модулю два соединены с третьей группой выходов п-раэр дного регистра сдвига., а выходы - с входами блока коммута.ции, перва группа выходов которого соединена с вторыми группами входов первого и третьего сумматоров по модулю два, втора группа выходов блока коммутации соединена с второй группой входов второго сумматора по модулю два, выход третьего сумматора по модулю два соед1шен с первым входом элемента И-НЕ, второй вход которого соединен с входом синхронизации устройства, а выход .с единичным входом, триггера, нулевой вход KoTopoio соединен с входом начальной установки устройства, а выход вл етс выходом ошибки устройства .The invention relates to computing and can be used to control pseudo-random maximum-length generators used to form test effects in test equipment, to simulate communication channels in information transmission and processing systems to encode information in automation devices and telemechanics. The purpose of the invention is to expand the functionality by controlling the L-sequences obtained by changing the structure of the feedback of the generator. FIG. 1 shows a functional diagram of the device for controlling the generator of M-sequences in FIGS. 2 and 3 — examples of the technical implementation of the switching flare. The device for controlling the generator of M-sequences contains an n-shift d shift register 1, a group of 2 modulo-2 adders, including adders 2-1, 2-2., 2-k (k 5: 1 - the number of additionally controlled M- sequences), switching unit 3 ,, first 4p second 5 and. third 6 modulators, two, delay element 7, trigger element 8p 9, input 10 of the initial device setup and input 11 of the device synchronization. Pa fig, 1 pr1-1sden a specific example of the device at 11 15 and k 3, Controlled generator of M-sequences is performed on a 15-bit shift register 1 with adder 4 modulo two in feedback. In the proposed example, the generator of L-sequences can form a control circuit to control four possible M-sequences5 formed by feedbacks: the first sequence sequence, the first sample with 14- and 15-bit, for the second sequence - with 3, 12, 14 and 15 GO: bits, for the third consecutive TtJ with 5-, Y - ,,. The 14th and 15th bits, for the fourth sequence - from the 5th, 10th, and 13th, 14th and 15th times. Rows of shift register 1. At the same time, the output of the 15th (nth) bit of the shift register 1 is connected to the inputs of adders 4 and 5 modulo dVa. The first group of outputs, the shift register 1, including the output of the 14th bit, is connected with the first group of inputs of adders 4 and 6 modulo two. The second group of outputs of the shift register 1, includes the outputs 1-, 2-, 4-, 6-, 7-, 8 and 9 - GO bits 5 is connected to the first group of inputs of the adder 5 modulo two. The third group of outputs of shift register 1, including outputs of the 3rd and 12th, 5th and 10th, 11th and 13th bits, is connected to the inputs of adders 2-15 2-2 and 2-3 modulo two groups 2. Block 3 of the com mutation can be implemented in several versions. The first of them (FIG. 2) contains k dual switches 12-1, 12-2 ... 12-k. The Second Barite m of the implementation of switching unit 3 (Fig. 3) contains the k-bit register 13, the first group of elements I, 14-2. . . 14-kj second group, pü elements I 15-1, 15-2.,. 15-k5 group of information inputs .16 and input G / sync. The device works as follows. The basis for the correctness of the formation of pseudo-random sequences of maximum length (M-follower: ones) is their additive-cyclic property: The modulo value is two cyclic shifts. Gv M-sequences is a cyclic shift of the same M-sequence. Therefore, modulo two summation can be used as a control operation for the structure of M sequences. Let Z - M-sequence J be formed at the output of adder 4 modulo two D - operator zadlerski per cycle, D - operator zadel-si on i cycles. At the outputs of register 1, CnjTiajiiii are delayed by 1,2 ,,., N cycles with copies of the M-sequence Z, i.e. DZ, where i 1,2 ..., p, Ы-sequence Z molset be represented as a sum modulo two feedback signals from the corresponding bits of shift register 1. For the M-sequences generated by the device C of the example shown in Fig. 1, we have: z, 2 Dz © D z® Z D Z © D Z © D Z® Z-D Z®IS ° Z & . An adder 5 no to module two forms the sum of the signals from the outputs of all the bits of the shift register 1, except for those KOToubje are fed back to the M-sequence generator, not counting the n-th bit, i.e. forms n-1 sum S ,, 21D Z0Z. The delay element 7 delays one by one from the output of the adder 5, the n-1 of its output is formed by DS, D z © DZ. . ZlDZ. The inputs S of adder 6, modulu two, receive a signal S, from the output of adder 5, a signal DS, from the output of the delay element 7 and signals from the outputs of those bits of the shift register 1, which are fed back to the gene. The rator of the M-sequence, except for the n-thd bit, i.e. Z®I) Z. At the output of the adder 6, the sum S .. S, ®DS, ®Z® D Z i :: DZ® Z-f is formed: DZ © Z © D z. ii 0 .. Thus, with the correct structure of the controlled M-sequence, a logical O signal is set at the output of the adder 6. Thus, to control the control of the VIL1 -. The M-sequence generation is necessary so that the outputs of all the bits must be connected to the inputs of the 5 The shift register register 1, besides those assigned to the inputs of the adder 4, does not count the n-th bit (the n-th bit, although it participates in the formation of feedback, connects to the input of the adder 5). The outputs of the bits of the shift register 1, included in the feedback circuit of the generator, except for the n-th bit, must be connected to the inputs of the adder 6. Consider the operation of the device when the switching unit is made of dual switches (Fig. 2). Before starting the operation, the source combination of the code combination (eg-iep, 11 ... 1) is written to the shift register 1 by the input 10 of the initial setup of the device and the trigger 9 is zeroed. C on the mosh, switches 12-1, 12-2 ... 12-k switching unit 3 selects one of the perplexed M-sequences. For the case shown in Fig. 1 (p 15, k 3), using the switching unit 3, one of four possible M-sequences can be selected. When the switch is turned off, the 12 0 x 12-1, 12-2, 12-3 M-sequence Z is selected (, the outputs of the adders 2-1, 2-2, 2-3 are connected to the second group of inputs of the adder 5, and adders 4 and b are the logical O bus. When the switch 12-1 is on and the switches 12-2, 12-3 are turned off, the M-sequence Z is selected, when the switch 12-2 is on and the switches 12-1, 12-3 are switched off The M-sequence Zg, with the switches 12-2, 12-3 and off turned on; the switch 12-1 is the M-sequence Z4. When applied to the input 11 synchronization and devices of clock pulses at the outputs of the shift register 1 pseudo-random signals are formed. The code shift in register 1 occurs on the falling edge (from 1 to 0) of the clock pulse. When the M-sequence is formed correctly, the output of the adder 6 has a logical O signal, which triggers a logical 1 signal at the output of the NES-8 element. Trigger 9, cleared when it is set to the zero state, does not change its state. In the event of a failure of the M-sequence generator, a logical 1 signal appears at the output of the adder 6. With the arrival of the next clock pulse, a logical O signal is generated at the output of the NAND element, which sets trigger 9 to one state. An error signal is output to the device. If the switching unit 3 is made as shown in FIG. 3, then the selection of the M-sequence is performed by loading the control code into the register 13. The control code is fed to the information input, 16, and written to the register 13 by a pulse at the synchronization input 17. When loading into the i-th (i 1,2 ... k) register bit 13, the output of the adder, the 2-g group 2 is connected through the AND 15-i element to the input of the adder 5, and when loading 1 through the If 14-i element to the input of the adder 4. For the example in question, the sequence Z is generated and monitored when writing to re-; gistr 13 codes 000, Z, - 100, Z 010, Z - Oil. This implementation of switching unit 3 allows the process (generating pseudo-random signals according to a predetermined program to change 512 the structure of the sequence by loading the control codes into the register 13. At the same time, the device is automatically tuned to the control of the corresponding M-sequence. M-sequence generator, containing the first, second, and third modulo-two adders, delay element, and n-bit shift register, information input, installation inputs, and sync which are connected, respectively, with the output of the first adder modulo-two, with the inputs of the initial installation and synchronization of the device, the nth output of the n-bit shift register is connected to the inputs of the first and second modulo-two adders, the first group outputs.p-bit shift register is connected to the first groups of inputs of the first and third modulo-two adders, the second group of outputs of the pzadr shift register is connected to the first group of inputs of the second modulo-two adder The second modulo two adder and the first input of the third modulo two adder, the output of delay element 0 is connected to the second input of the third modulo adder two, in order to expand the functional capabilities due to the control of M-sequences obtained by changing the structure of the feedback of the generator, it contains a group of k adders modulo two (k E; 1 is the number of additionally controlled 1-1 M-sequences), the switching unit is an NAND element and a trigger, and the modulo-two totalizer inputs are connected to the third group of n-peer output of the shift register, and the outputs are to the inputs of the switching unit, the first group of outputs of which is connected to the second groups of inputs of the first and third modulo-two adders, the second group of outputs of the switching unit is connected to the second group of inputs of the second modulo-two adder, the output of the third modulo-two adder connects to the first input of the I- element E, a second input coupled to the input of the synchronization unit and the output unit .s input latch, KoTopoio zero input connected to the input of the initial installation of the device, and the output is the output of the error.
Фг/г.2Fg / g.2