SU1226644A2

SU1226644A2 - Многоканальный коммутатор

Info

Publication number: SU1226644A2
Application number: SU843801246A
Authority: SU
Inventors: Виктор Иванович Белицкий; Александр Александрович Бянкин
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1984-10-17
Filing date: 1984-10-17
Publication date: 1986-04-23

Abstract

Изобретение относитс к электронной коммутационной технике может быть использовано в автоматических системах сбора информации. Цель изобретени - расширение функциональных возможностей, достигаетс нутем организации свободного доступа к источникам информации и повышени оперативности доступа к необходимому Б данный момент источнику информации. Коммутатор содержит генератор 1 тактовых импульсов, распределитель импульсов 2, блок управлени 3, ключевые элементы 10 и 11, источник питани 5, шины - ни- тани 6, обш,ую 7, информационную 8, источник информации 9 (в каждом канале), синхронный Д-триггер 12, логический элемент (ЛЭ) И 13, устройство формировани адреса 14, блок 15 из m ЛЭ И, блок 16 из m ЛЭ ИЛИ, блок АЦП 17, блок 18 из п ЛЭ И, запоминающее устройство 19, триггер Шмидта 20, блок 21 из m ЛЭ И, регистр адреса 22. 2 ил. (Л to 1чЭ О5 05 4 4

Description

Многоканальный коммутатор относитс к электронной коммутационной технике и может быть использован в автоматических системах сбора информации.

Цель изобретени - расширение функциональных возможностей путем организации свободного доступа к источникам информации и повышение оперативности доступа к необходимому в данный момент времени источнику информации.

На чертеже приведена функциональна схема многоканального коммутатора.

Многоканальный коммутатор содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, блок 3 управлени , выход которого подключен через дополнительный ключевой элемент 4 и источник 5 тока к шине 6 питани , общую шину 7, информационную шину 8, в каждом канале источник 9 информации, первый, и второй ключевые элементы 10 и 11 и синхронный Д-триггер 12, элемент И 13, устройство 14 формировани адреса, блок 15 из гп элементов И, блок 16 из m элементов ИЛИ, блок 17 АЦП, блок 18 из п элементов И, запоминающее устройство 19, триггер Шмидта 20, блок 21 из m элементов И, рествующими выходами блока 17 АЦП, вход которого подключен к информационной шине 8. Выход источника 9 информации в каждом канале через первый ключевой элемент 10 подключен к информационной ши- 5 не 8, первый вход источника 9 информации соединен с общей шиной 7, а второй вход через второй ключевой элемент 11 соединен с шиной 6 питани . Информационный вход Д-триггера 12 первого кана- 50 ла соединен с выходом распределител 2 рГмпульсов, пр мые выходы Д-триггеров 12, кроме триггера 12 последнего канала, соединены с информационными входами Д-триггеров 12 последующих каналов и с входами ключевых элементов 10 и 11 соответ- 15 ственно своих каналов.

Многоканальный коммутатор работает следующим образом.

После включени питани многоканальный коммутатор устанавливаетс в исходное состо ние, при котором синхронные Д-триггеры 12 на пр мых выходах имеют низкий уровень напр жени , на пр мом выходе триггера Шмидта 20 при отсутствии сигнала «Запрос от потребител инфор.ма- ции и на всех выходах устройства 14 фор20

гистр 22 адреса, причем первые входы 25 .мировани адреса также низкий уровень

элементов И блока 18 из п элементов И, блока 15 из m элементов И, элемента 13 И и вход «Запись запоминающего устройства 19 соединены с инверсным выходом триггера 20, пр мой выход которого поднапр жени . При отсутствии сигнала «Запрос , подаваемого на вход триггера Шмидта 20 и представл ющего собой высокий уровень напр жени во все врем , необходимое дл доступа к запоминающему

ключен к входу «Чтение запоминающего 30 устройству 19, на первые входы элеменустройства 19 и к первым входам элементов И блока 21, а вход триггера Шмидта 20 соединен с входом «Запрос коммутатора , вторые входы элементов И блока 21 соединены с соответствующими вытов И блока 15, блока 18 и элемента И 13с инверсного выхода триггера 20 подаетс высокий уровень напр жени . Генератор 1 тактовых импульсов формирует последовательность тактовых импульсов с пеходами регистра 22 адреса, входы которого 35 риодом следовани Т. Тактовые импульсы

соединены с адресными входами коммутатора , второй вход элемента И 13 подключен к выходу генератора 1 тактовых импульсов , а выход элемента И 13 соединен с входами распределител 2 импульсов , блока 3 управлени , устройства 14 формировани адреса и с входами синхронизации Д-триггеров 12.

Синхронизирующий вход устройства 14 формировани адреса подключен к выходу

40

через элемент И 13 подаютс на вход распределител 2 импульсов, блок 3 управлени , входы синхронизации Д-триггеров 12, вход устройства 14 формировани адреса. Распределитель 2 импульсов, представл ющий собой делитель частоты тактовых импульсов на N, где N - число источников 9 информации, выдел ет из последовательности тактовых импульсов каждый N-й импульс, который с выхода распредераспределител 2 импульсов, вторые входы 43 лител 2 импульсов поступает на инфорэлемептов И блока 15 подключены к соответствующим выходам устройства 14 формировани адреса, выходы одноименных элементов И блоков 15 и 21 соединены соответственно с первыми и вторыми входами

мационный вход Д-триггера 12 первого канала и устанавливает на его выходе высокий уровень напр жени , которое открывает ключевые элементы 10 и 11 этого канала . В результате этого источник 9 инсоответствующих элементов ИЛИ блока 16, 50 формации первого канала подключаетс совыходы которого соединены с соответствующими адресными входами запоминающего устройства 19, информационные входы которого соединены с соответствующими выходами элементов И блока 18, а информационные выходы запоминающего устройства 19 соединены с информационными выходами коммутатора, вторые входы элементов И блока 18 соединены с соответствующими выходами блока 17 АЦП, вход которого подключен к информационной шине 8. Выход источника 9 информации в каждом канале через первый ключевой элемент 10 подключен к информационной ши- 5 не 8, первый вход источника 9 информации соединен с общей шиной 7, а второй вход через второй ключевой элемент 11 соединен с шиной 6 питани . Информационный вход Д-триггера 12 первого кана- 50 ла соединен с выходом распределител 2 рГмпульсов, пр мые выходы Д-триггеров 12, кроме триггера 12 последнего канала, соединены с информационными входами Д-триггеров 12 последующих каналов и с входами ключевых элементов 10 и 11 соответ- 15 ственно своих каналов.

25 .мировани адреса также низкий уровень

.мировани адреса также низкий уровень

напр жени . При отсутствии сигнала «Запрос , подаваемого на вход триггера Шмидта 20 и представл ющего собой высокий уровень напр жени во все врем , необходимое дл доступа к запоминающему

тов И блока 15, блока 18 и элемента И 13с инверсного выхода триггера 20 подаетс высокий уровень напр жени . Генератор 1 тактовых импульсов формирует последовательность тактовых импульсов с пе риодом следовани Т. Тактовые импульсы

через элемент И 13 подаютс на вход распределител 2 импульсов, блок 3 управлени , входы синхронизации Д-триггеров 12, вход устройства 14 формировани адреса. Распределитель 2 импульсов, представл ющий собой делитель частоты тактовых импульсов на N, где N - число источников 9 информации, выдел ет из последовательности тактовых импульсов каждый N-й импульс, который с выхода распределител 2 импульсов поступает на инфорлител 2 импульсов поступает на информационный вход Д-триггера 12 первого канала и устанавливает на его выходе высокий уровень напр жени , которое открывает ключевые элементы 10 и 11 этого канала . В результате этого источник 9 информации первого канала подключаетс со

ответственно к шине 6 питани и информационной шине 8.

При этом все ключевые элементы 10 и 11 остальных каналов заперты и опрос других источников 9 информации не производитс . При поступлении на синхронизирующие входы Д-триггеров 12 следующего тактового импульса переключаетс Д- триггер 12 второго канала и напр жение.

установившеес на его выходе, открывает соответствующие ключевые элементы 10 и 11 и подключает источник 9 информации второго канала к информационной шине 8.

После того, как опрошен источник 9 информации последнего канала, распределитель 2 импульсов формирует новый импульс запуска дл Д-триггера 12 первого канала, и процесс сбора информации повтор етс . Последовательность тактовых импульсов, вырабатываема генератором 1 тактовых импульсов , поступает на блок 3 управлени , формирующий последовательность импульсов длительностью tu и периодом повторени Т, которые поступают через дополнительный ключевой элемент 4 на источник 5 тока, который включает питание каналов только на врем t« их опроса. В паузе (Т-tu) источник 5 тока отключен от всех каналов.

Устройство 14 формировани адреса представл ет собой т-разр дный двоичный счетчик импульсов, где m log2N, с выхолл- ми дл каждого разр да кода. Дес ти ;- ное значение кода счетчика, увеличеимос на единицу, соответствует номеру канала многоканального коммутатора, подк-лк; ченному к информационной шине М в ,,f:- ный момент времени. Сброс счетчик; ществл етс подачей на синхронизирую ний вход устройства 14 формировани адреса импульгоп е выхода распределител 2 импульсов .

Информаци от источников 9 информации с информационной шины 8 поступает на вход блока 17 АЦП. Врем аналого-цифрового преобразовател блока 17 АЦП i Т (Т - период следовани тактовых импульсов ). С выхода блока 17 АЦП информаци в параллельном п-разр дном коде через элементы И блока 18 из п элементов И подаетс на информационные входы запоминающего устройства 19. Адрес источника 9 информации с выхода устройства 14 формировани адреса через блок 15 из m элементов И и блок 16 из m элементов ИЛИ подаетс на адресные входы запоминающего устройства 19.

Свободный доступ потребител информации к источникам 9 информации реализуетс представлекчем потребителю свободного доступа к информации, записанной в запоминающем устройстве 19 Дл получени необходимой информации потребитель информации записывает адрес требуемого канала (адрес чейки пам ти в запоминающем устройстве 19) в регистр 22 адреса , формирует сигнал «Запрос и подает его на вход триггера Шмидта 20. После подачи сигнала «Запрос на инверсном выходе триггера 20 и, соответственно, на первых входах элементов И блока 15, блока 18, входе «Запись запоминающего устройства 19 и первом входе элемента И 13 устанавливаетс низкий уровень напр жени , в результате чего тактовые импульсы с генератора 1 тактовых импульсов не проход т через з.пемент И 13, код адреса опрашиваемого канала не проходит через блоки 15 и 16 на адресные входы , запоминающего устройства 19, код информа- ции с выхода блока 17 АЦП не поступает через блок 18 на информационные входы запоминающего устройства 19. С пр мого выхода триггера 20 высокий уровень напр жени подаетс на первые входы эле0 ментов И блока 21 и на вход «Чтение запоминающего устройства 19, разреша считывание информации с чейки пам ти запоминающего устройства 19 по адресу , приход щему с регистра 22 адро ;-,- через блоки 21 и 16 на адресные вхо ды запоминающего устройства 19.

После сн ти сигнала «Запрос на г,хо- де триггера 20 устанавливаетс низкий у|и)- вень напр жени и возобновл етс процесс опроса каналов многоканального коммутаQ тора, аналого-цифрового преобразовател и записи информации источника 9 информации начина с номера Kai;;i.a на единицу больше номера канала Псчиимого в устройстве 14 формирован), а.рсса во врем существовани сигнала -Запрос.

Расширение функциональных возможностей многоканального коммутатора позвол ет представл ть потребителю информацию в режиме «Запрос - ответ, чем значительно расшир ет область его применени .

30

Claims

Формула изобретени

Многоканальный коммутатор по авт. св. № 1051713, отличающийс тем, что, с целью расширени функциональных возможностей путем организации свободного доступа к

5 источникам информации и повыщени оперативности доступа к необходимому в данный момент времени источнику информации, в него дополнительно введены эле.мент И, устройство формировани адреса, два блока

0 из m элементов И каждый, блок из m элементов ИЛИ, блок АЦП, блок из п элементов И, запоминающее устройство, триггер Шмидта, регистр адреса, причем первый вход элемента И, вход «Запись запоминающего устройства и первые входы

5 элементов И первого блока из m элементов И и блока из п элементов И соединены с инверсным выходом триггера Шмидта, пр мой выход которого подключен к входу «Чтение запоминающего устройства и к первым входам элементов И

второго блока из m элементов И, вход триггера Шмидта соединен с входом «Запрос многоканального коммутатора, вторые входы элементов И второго блока из m элементов И соединены с соответствующими

„ выходами регистра адреса, входы которого соединены с адресными входами многоканального коммутатора, второй вход элемента И подключен к выходу генератора тактовых импульсов, а выход элемента И соединен с входами распределител импульсов, блока управлени , устройства формировани адреса и с входами синхронизации D-триг- геров, синхронизирующий вход устройства формировани адреса подключен к выходу распределител импульсов, вторые входы элементов И первого блока из m элементов И подключены к соответствующим выходам устройства формировани адреса, выходы одноименных элементов И первого и второго блоков из m элементов И соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ

блока из m элементов ИЛИ, выходы которых соединены с соответствующими адресными входами запоминающего устройства, информационные входы которых соединены с соответствующими выходами элементов И блока из п элементов И, информационные выходы запоминающего устройства соединены с информационными выходами многоканального коммутатора, вторые входы элементов И блока из п элементов И соединены с соответствующими выходами блока АЦП, вход которого подключен к информационной щине.