SU1226452A2 - Микропрограммное устройство управлени - Google Patents

Микропрограммное устройство управлени Download PDF

Info

Publication number
SU1226452A2
SU1226452A2 SU843741543A SU3741543A SU1226452A2 SU 1226452 A2 SU1226452 A2 SU 1226452A2 SU 843741543 A SU843741543 A SU 843741543A SU 3741543 A SU3741543 A SU 3741543A SU 1226452 A2 SU1226452 A2 SU 1226452A2
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
input
group
firmware
inputs
Prior art date
Application number
SU843741543A
Other languages
English (en)
Inventor
Герман Залкович Берсон
Original Assignee
Предприятие П/Я Г-4152
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4152 filed Critical Предприятие П/Я Г-4152
Priority to SU843741543A priority Critical patent/SU1226452A2/ru
Application granted granted Critical
Publication of SU1226452A2 publication Critical patent/SU1226452A2/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

Изобретение относитс  к области вычислительной техники, а именно к устройствам дл  программного управлени , и может быть использовано в качестве устройства управлени  в специализированных вычислительных мапшнах и периферийных устройствах автоматизированных систем управлени , например в устройствах ввода-вывода информации. Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  монопольного режима работы каналов.Цель изобретени  достигаетс  за счет введени  триггера, злемента ИЛИ и зле- мента НЕ с соответствующими функциональными св з ми между ними и известными блоками устройства. 1 з.п. ф-лы, 1 ил. N9 Ю 05 4 СП 1C

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  программного управлени , может быть использовано в качестве устройства управлени  в специализированных вычислительных машинах и периферийных устройствах автоматизи- .рованных систем управлени , например в.устройствах ввода-вывода информации , и  вл етс  усовершенствованием устройства по авт.св. № 955055.
Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  монопольного режима работы каналов.
На чертеже представлена структурна  схема устройства.
Устройство содержит каналы 1-3, регистр 4 адреса, блок 5 пам ти ми- кропрограмм, коммутатор 6, первый элемент ИЛИ 7, первый триггер 8, дешифратор 9, счетчик 10, второй триггер 11, второй элемент ИЛИ 12, элемент НЕ 13, вход 14 запроса устройства , группа входов 15 устройства, блок 16 проверки условий.
Устройство работает следующим образом.
При поступлении запроса на выполнение микропрограммы какого-либо канала на вход 14 запроса устройства этот запрос запоминаетс  соответст- вуюпщм первым триггером. Единичное состо ние триггера 8 свидетельствует о том, что получен запрос на выполнение микропрограммы данного канала , но выполнение этой микропрог- ,раммы не закончено. Код очередной микрокоманды формируетс  блоком 9 пам ти микропрограмм на его информационных и адресных выходах по коду адреса микрокоманды, поступающему на его адресньй вход. Адрес очередно микрокоманды формируетс  счетчиком 10 адреса в зависимости от типа микрокоманды , адреса перехода и выполнени  логических условий. При этом с адресных выходов блока 5 пам ти микропрограмм на входы дешифратора поступает признак типа микрокоманды операционна  или микрокоманда перехода , и код номера контролируемого логического услови . На группу входов коммутатора 6 с.группы входов 15 устройства поступают осведомительные сигналы логических условий о операционных устройств, на вторую группу входов,коммутатора 6 поступаю сигналы логических условий, характеризующих внутреннее состо ние ус., ройства,,т . е. наличие запросов на выполнение микропрограмм и на монопольный режим работы каналов 1-3. С выхода коммутатора 6 сигнал анализируемого логического услови  проходит на управл ю ций вход счетчи- кА 10. При выполнении операционной микрокоманды на выходе коммутатора формируетс  сигнал, соответствующий выполнению логического услови . При наличии на управл ющем входе сигнала выполнени  логического услови  счетчик 10 формирует адрес следующей микрокоманды путем добавлени  единицы к адресу предыдущей микрокоманды . При отсутствии на управл ющем входе сигнала выполнени  логического услови  счетчик 10 формирует адрес следующей микрокоманды в соответствии с адресом перехода, который поступает на его группу входов с группы адресных выходов блока 5 па- м ти микропрограмм. С выхода счет- чика 10 код адреса переписываетс  в регистр 4 адреса, в котором производитс  хранение кода адреса текущей микрокоманды. Информаци  дл  внешних операционных устройств поетупает с информационных выходов блока 5 пам ти микропрограмм на выход устройства.
Рассмотрим работу устройства при поступлении запроса на выполнение микропрограммы какого-либо канала , например второго. До поступлени  запроса по микропрограмме циклически производитс  опрос услови  запроса микропрограммы.При поступлении запроса сигнал с единичного выхода триггера 8 передаетс  на вход второй группы входов коммутатора 6. По выполнению услови  наличи  своего запроса микропрограммой выполн етс  условный переход к анализу условий отсутстви  более приоритетных запросов . При отсутствии запросов на выполнение более приоритетных микропрограмм соответствующие сигналы логических условий поступают на входы второй группы входов коммутатора 6. При этом микропрограммой выполн етс  условный переход к анализу услови  отсутстви  монопольного режима менее приоритетных каналов. Поскольку никакие каналы не устанавливали монопольного режима своей работы, то производитс  условный переход к выпол
3
нению микрокоманды прерывани  менее приоритетных каналов. Эта микрокоманда расшифровываетс  дешифратором 9 и с первого выхода дешифратора сигнал прерывани  поступает на первый вход первого элемента ИЛИ 7. С выхода первого элемента ИЛИ 7 канала 2 прерывани  поступает на вход установки нул  регистра 4 адреса и второй вход первого элемента ИЛИ 7 канала 3. Регистр 4 адреса канала 3 обнул етс  и им выполн етс  микрокоманда , соответствующа  нулевому адресу . Этой микрокомандой  вл етс  микрокоманда анализа услови  запроса своей микропрограммы. Поскольку микропрограммой канала 3 и так циклически выполн етс  только эта микрокоманда , то фактически прерывани  микропрограммы канала 3 не происходит . После этого в канале 2 выполн етс  микропрограмма управлени  операционным устройством. По окончании этой микропрограммы выдаетс  микрокоманда отбо  своего запроса. Эта микрокоманда расшифровываетс  дешифратором 9 и сигнал с его второго выхода устанавливает в ноль триггер 8. По последней команде микропрограммы производитс  безусловный переход к началу микропрограммы, т.е. к анализу наличи  своего запроса .
Рассмотрим работу устройства в случае прерывани  выполн емой микропрограммы , например, канала 3 бо- |Лее приоритетной микропрограммой, например, канала 1.
В канале 3 по запросу своего приоритета выполн етс  микропрограмма управлени  операционным устройством В режиме ожидани  своего запроса микропрограмма канала 1 циклически опрашивает условие наличи  запроса. Запрос на выполнение микропрограммы канала 1 запоминаетс  первым триггером 8 канала 1. Поскольку условие наличи  своего запроса дл  канала 1 выполнилось, запросов более высокого приоритета дл  первого канала не существует, а менее приоритетные каналы 2 и 3 не устанавливали режима монопольной работы, то микропрограмма выдает микрокоманду на прерывание микропрограммы меньшего приоритета. При этом сигнал прерывани  с первого выхода дешифратора 9 канала 1 через первые элементы ИЛИ 7 каналов 1 и 2 поступает на входы установки нул 
264524
регистров 4 адреса каналов 2 и 3 и осуществл етс  безусловный переход менее приоритетных микропрограмм, т.е. каналов 2 и 3 к нулевому адресу,
г который должен соответствовать микрокоманде анализа запроса своего приоритета . При этом микропрограмма канала 2 продолжает циклически анализировать условие наличи  своего заJQ проса. Микропрограмма канала 3 переходит к анализу отсутстви  запросов большего приоритета. Так как на вход второй группы входов коммутатора 6 канала 3 с нулевого выхода
j первого триггера 8 канала 1 не поступает сигнала об отсутствии запроса, поскольку триггер 8 находитс  в единичном состо нии, то микропрограмма канала 3 циклически производит ана2 ЛИЗ запросов более высокого приоритета , т.е. каналов 1 и 2. По окончании выполнени  микропрограммы первого канала последней ее микрокомандой первый триггер 8 первого кан,ала
25 1 устанавливаетс  в нулевое состо ние . При этом микропрограмма канала 1 переходит к циклическому анализу своего запроса, а с нулевого плеча первого триггера 8 канала 1 на вход коммутатора 6 канала 3 передаетс  сигнал об отсутствии запроса первого приоритета, вследствие чего в канале 3 формируетс  микрокоманда условного перехода к продолжению микропрограммы . Таким образом, в канале
35 3 снова начинаетс  выполнение прерванной микропрограммы управлени  операционным устройством, причем выполнение прерванной микропрограммы производитс  не с прерванного места, а сначала, что  вл етс  характерным дл  управлени  периферийными устрой ствами, например устройствами ввода-вывода информации.
Рассмотрим работу устройства в случае установлени  одним из каналов, например 3, на некотором участке своей микропрограммы режима монопольной работы. В начале участка микропрограммы , на котором не допускаетс  прерывани  микропрограммы,-в ка30
40
45
50
нале 3 формируетс  микрокоманда установлени  монопольного режима. При этом сигнал установлени  монопольного режима с четвертого выхода дешифратора 9 канала 3 поступает на единичный вход второго триггера 11 и последний устанавливаетс  в единичное состо ние. С единичного выхода второго триггера 11 канала 3 сигнал монопольного режима через вторые элементы ИЛИ 12 каналов 3 и 2 проходит на входы элементов НЕ 13 каналов 2 и 1. При этом с входов вто- рой группы входов коммутаторов 6 каналов 1 и 2 снимаетс  сигнал отсутстви  монопольного режима. При поступлении запроса на выполнение более приоритетной микропрограммы,на- пример канала 1, микропрограмма этого канала после анализа наличи  . своего запроса и отсутстви  более приоритетных запросов переходит к анализу услови  отсутстви  режима монопольной работы. Поскольку каналом 3 установлен режим монопольной работы, микропрограмма первого канала , проанализировав признак монопольной работы, не переходит к уп- равлению операционным устройством, а продолжает циклически опрашивать признаки наличи  более приоритетных запросов и монопольного режима.После выполнени  участка микропрограммы, запрещающего прерывани , в канале 3 формируетс  микрокоманда сн ти  монопольного , режима. При.этом сигнал сн ти  монопольного режима с третьего выхода дешифратора 9 проходит на нулевой вход второго триггера 11 ка- н ала 3 и устанавливает в ноль этот триггер. С помощью вторых элементов ИЛИ 12 и элементов НЕ 13 на входах коммутаторов каналов 1 и 2 фор мируетс  сигнал отсутстви  монопольного режима. Микропрограмма канала 1 проанализировав в очередном цикле условие отсутстви  режима монопольной работы, осуществл ет условный переход к микрокоманде прерывани  микропрограмм менее приоритетных каналов 2 и 3 и далее к управлению операционными устройствами. Таким образом, прерывание более приори- теткой микропрограммой, например, канала 1, менее приоритетной микропрограммы , например, канала 3., блокируетс  на врем  установлени  менее приоритетным каналом режима монополь ной работы.

Claims (2)

1. Микропрограммное устройство управлени  по авт.св. № 955055, о т- личающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  монопольной работы каналов, в каждый канал устройства введены второй триггер , второй элемент-дам и элемент НЕ причем третий и четвертый управл ющие выходы блока проверки условий каждого канала соединены соответственно с нулевым и единичнА входами второго триггера, единичный выход которого соединен с первым входом второго элемента ИЛИ, выход элемента НЕ подключен к второй группе уп рав:-1 1ющих входов блока проверки условий выход второго элемента ИЛИ i-roi канала (,2,...,п) соединен с вторым входом второго элемента Ю1И и входом элемента НЕ (1-1)-го канала, кроме последнего, второй вход второго элемента ИЛИ и вход элемента НЕ последнего канала соединены с входом логического нул  устройства .
2. Устройство по П.1, отличающеес  тем, что блок проверки условий каждого канала содержи коммутатор, счетчик и дешифратор причем первый - четвертый выходы.дешифратора подключены соответственно к первому - четвертому управл ющим выходам блока, группа выходов дешифратора подключена к первой группе информационных входов коммутатора,группа информационных входов блока подключена к группам информационных входов дешифратора и счетчика, выходы которого подк.шочены к группе выходов блока, выход коммутатора подключен к входу задани  режима счетчика,втора  группа управл ющих входов блока подключена к второй группе информационных входов коммутатора, перва  группа управл юйщх входов блока подключена к группе управл ющих входов коммутатора.
SU843741543A 1984-04-05 1984-04-05 Микропрограммное устройство управлени SU1226452A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843741543A SU1226452A2 (ru) 1984-04-05 1984-04-05 Микропрограммное устройство управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843741543A SU1226452A2 (ru) 1984-04-05 1984-04-05 Микропрограммное устройство управлени

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU955055 Addition

Publications (1)

Publication Number Publication Date
SU1226452A2 true SU1226452A2 (ru) 1986-04-23

Family

ID=21119333

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843741543A SU1226452A2 (ru) 1984-04-05 1984-04-05 Микропрограммное устройство управлени

Country Status (1)

Country Link
SU (1) SU1226452A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР К 955055, кл. G 06 F 9/22, 1980. *

Similar Documents

Publication Publication Date Title
US3614740A (en) Data processing system with circuits for transferring between operating routines, interruption routines and subroutines
CN1040158C (zh) 具有用于访问空闲模式的运行/停止端的微处理器
KR19990044957A (ko) 데이터 처리기에서의 후속 명령 처리에 영향을 미치는 방법 및장치
JP2655615B2 (ja) 情報処理装置
US3706077A (en) Multiprocessor type information processing system with control table usage indicator
JPH02230455A (ja) 外部記憶装置の割込み制御方式
SU1226452A2 (ru) Микропрограммное устройство управлени
KR100214238B1 (ko) 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법
SU811259A1 (ru) Устройство дл обработки приорите-TOB зАпРОСОВ пРЕРыВАНи
SU955055A1 (ru) Микропрограммное устройство управлени
SU1168937A1 (ru) Микропрограммное устройство управлени и отладки микропрограмм процессора
SU1168945A1 (ru) Устройство дл прерывани программ
KR920003181B1 (ko) 하드웨어 상태 전환 제어방식
KR200326854Y1 (ko) 프로세서간의인터럽트처리장치
JPS633328B2 (ru)
SU849221A1 (ru) Процессор ввода-вывода с коррек-циЕй ОшибОК
SU444184A1 (ru) Устройство дл обработки информаций
SU1341636A1 (ru) Устройство дл прерывани программ
JPS6226487B2 (ru)
SU1372329A2 (ru) Устройство дл управлени каналами
SU503239A1 (ru) Устройство дл управлени
SU1234839A1 (ru) Устройство дл распределени заданий процессорам
JPS6349946A (ja) 演算処理装置
JPS5822455A (ja) デ−タ処理装置
JPS6349941A (ja) 演算処理装置