SU1211741A1

SU1211741A1 - Устройство управлени регенерацией пам ти в двухмашинной системе

Info

Publication number: SU1211741A1
Application number: SU843789190A
Authority: SU
Inventors: Нина Матвеевна Абакумова; Анатолий Михайлович Вербовский; Николай Сергеевич Зеленский; Эмилия Капитоновна Капуловская; Анатолий Григорьевич Кухарчук; Леонтий Антонович Струтинский
Original assignee: Ордена Ленина Институт Кибернетики Им.В.М.Глушкова
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1986-02-15

Description

ПИЯ, выходы, первых триггеров первого и второго блоков управлени подключены соответственно к вто- рьм входам вторых элементов И первого и второго блоков управлени , выходы которых подключены соответственно к информационным входам вто1211 741

рьпс триггеров первого и второго блоков управлени , выходы которых соответственно через вторые элементы НЕ первого и второго блоков управлени подключены соответственно к входам установки в единицу первых триггеров первого и второго блоков управлени .

Изобретение относитс к вычислительной технике и может быть использовано в двухмашинных системах дл управлени регенерацией- динамической пам ти.

Целью изобретени вл етс повышение быстродействи .

На чертеже представлена функциональна схема устройства.

Устройство содержит первый 1.1 и второй 1.2 выходы требовани регенерации устройства, первый 2.1 и второй 2.2 выходы адреса регенерации устройства, элементы НЕ 3.1 и 3.2, триггеры 4.1 и 4.2, элементы И 5.1 и 5.2, триггеры 6.1 и 6.2, дешифраторы 7.1 и 7.2, счетчики 8.1 и 8.2, вход 9 тактовых импульсов устройства эле1-1енты НЕ 10.1 и 10.2, элементы И-НЕ 11.1 и 11.2, элементы И 12.1 и 12.2, входы признаков готовности первого 13.1 и второго 13.2 блоков пам ти устройства, вход 14 признака режима работы устройства, первый 15. и второй 15.2 блоки управлени , выходы младших разр дов 16.1.и 16.2 и старших разр дов 17.1 и 17.2 счетчиков 8.1 и 8.2.

Устройство работает следующим образом .

Устройство позвол ет осуществл ть управление регенерацией как в асинхронном , так и в синхронном режимах работы двухмашинной системы. В синхронном режиме на входе 14-устройства устанавливаетс уровень логической единицы.

Счетчики 8. 1 и 8.2 - циклические. Выход младших разр дов счетчика подключен к входу дешифратора, выход старших разр дов - к выходу адреса регенерации устройства. Разр дности выходов младших и старших разр дов

определ ютс исход из соответственно требуемого периода регенерации и количества регенерируемых строк.

Сигналы на выходах дешифраторов 7.1 и 7.2 по вл ютс , если на выходах 16.1 и 16.2 по вл етс нулевой код.

в асинхронном режиме элементы И 12.1 и 12.2 открыты сигналом высокого уровн с выхода элементов И-НЕ 11.1 и 11.2 соответственно и тактовые импульсы через элементы И 12.1 и 12.2 поступают на счетные входы счетчиков 8.1 и 8.2, которые работают асинхронно.

При нулевом коде на выходе 16.1 сигнал с выхода дешифратора 7.1 ус- ,танавливает в О триггер 4.1 Единица с инверсного выхода триггера 4.1 поступает на первый вход элемента И 5.-1. При наличии высокого уровн на входе 13.1, что свидетельствует о готовности первого блока пам ти,на выходе элемента И 5.1 по вл етс логическа единица. По очередному .тактовому импульсу триггер 6.1 устанавливаетс в 1 и на выход 1.1 поступает сигнал требовани регенерации .

Сигнал с выхода триггера 6.1 fe- .рез элемент НЕ 3.1 устанавливает в 1 триггер 4.1. Логический нуль с инверсного выхода триггера 4.1 приводит к по влению логического нул на информационном входе триггера 6.1 и по очередному тактовому импульсу триггер 6.1 устанавливаетс в О. Аналогичным образом сигнал требовани регенерации вырабатываетс и на выходе 1.2.

Рассмотрим работу устройства в синхронном режиме.

3

На выходе 14 по вл етс логическа единица. Предположим, что сигнал на выходе дешифратора 7.1 по - .вилс раньше, чем сигнал на выходе дешифратора 7.2, Сигнал с вьгхода дешифратора 7.1 заблокирует прохождение тактовых импульсов через элемент И 12.1 на счетный вход счетчика 8.1

При этом на вход счетчика 8.2 про- должают поступать тактовые импульсы . через открытый сигналом с выхода элемента И-НЕ 11.2 элемент И 12.2.

При по влении нулевого кода на выходе 16.2 счетчика 8.2 дешифратор 7.2 вырабатывает сигнал высокого уровн . Сигнал с выхода дешифратора 7.2 через элемент НЕ 10.1 устанавливает на выходе элемента И-НЕ 11.1 логическую

41

единицу, котора открывает элемент И 12.1. Тактовые импульсы поступают на счетный вход счетчиков 8.1 и 8.2 синхронно.

Аналогичным образом устройство работает и в том случае, когда сигнал на выходе дешифратора 7.2 по вилс раньше, чем сигнал на выходе дешифратора 7.1.

Синхронна работа счетчиков 8.1 и 8.2 приводит к синхронному по влению сигналов требований регенерации на выходах 1.1 и 1.2.

При этом состо ние выходов 17.1 и 17.2 счетчиков 8.1 и 8.2 может быть различно, т.е. на выходах 2.1 и 2.2 формируютс различные адреса регенерируемых строк пам ти.

Claims

УСТРОЙСТВО УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ПАМЯТИ В ДВУХМАШИННОЙ СИСТЕМЕ, содержащее два счетчика и два блока управления, причем каждый блок управления содержит два триггера, два элемента НЕ, элемент И-НЕ и первый элемент И, информационные входы первых триггеров первого и второго блоков управления подключены к шине нулевого потенциала,синхровходы вторых триггеров первого и второго блоков управления подключены к входу тактовых импульсов устройства, выходы пер вых элементов НЕ первого и второго блоков управления подключены соответственно к первым входам элементов И-НЕ первого и второго блоков управления, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит два дешифратора, а каждый блок управления дополнительно содержит второй элемент И, причем вход тактовых импульсов устройства подключен к первым входам первых элементов И первого и второго блоков управления, вторые входы которых подключены соответственно к выходам элементов И-НЕ первого и второго блоков управления, выход элемента И первого блока управления подключен к счетному входу первого счетчика, выходы младших и старших разрядов которого подключены соответственно к входу первого дешифратора и к первому выходу адреса регенерации устройства, выход элемента И второго блока управления подключен к счетному входу второго счетчика, выходы младших и старших разрядов которого подключены соответственно к входу второго дешифрато- _ора и к второму выходу адреса регенерации устройства, входы признаков готовности к регенерации первого и второго блоков памяти'подключены соответственно к первым входам вторьк элементов И первого и второго блоков управления, первый и второй выходы признака регенерации устройства подключены к выходам вторых триггеров соответственно первого и второго блоков управления, вход признака режима работы устройства подключен к вторым входам элементов И-НЕ первого и второго блоков управления, выход первого дешифратора подключен к третьему входу элемента И-НЕ первого блока управления, синхровходу первого триггера первого блока управления и входу первого элемента НЕ второго блока управления, выход второго дешифратора подключен к третьему входу элемента И-НЕ второго блока управления, синхровходу первого триггера второго блока управления и входу первого элемента НЕ первого блока управлеSU,„ 1211741

121 ния, выходы, первых триггеров первого и второго блоков управления подключены’ соответственно к вторым входам вторых элементов _И первого и второго блоков управления, выходы которых подключены соответ* ственно к информационным входам вто741 рых триггеров первого и второго блоков управления, выходы которых соответственно через вторые элементы НЕ первого и второго блоков управления подключены соответственно к входам установки в единицу первых триггеров первого и второго блоков управления.