SU1185655A1 - Устройство формировани сигнала дл управлени столбцами телевизионного матричного экрана - Google Patents

Abstract

УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛА ДЛЯ УПРАВЛЕНИЯ СТОЛБЦАМИ ТЕЛЕВИЗИОННОГО МАТРИЧНОГО ЭКРАНА, содержащее аналогоцифровой преобразователь, вход которого  вл етс  входом видеосигнала, а разр дные выходы подключены к соответствующим информационным входам первого блока регистров , выходы которого подключены к соответствующим информационным входам второго блока регистров, выходы которого подключены к соответствующим первым информационным входам блока цифроаналоговых преобразователей, а вторые информационные входы блока цифроаналоговых преобразователей поразр дно объединены и подключены к соответствующим выходам счетчика импульсов , первый вход блока сиихронизации соединен с входом сброса счетчика импульсов и  вл етс  входом синхросигнала, а первый выход блока синхронизации подключен к тактовому входу аналого-цифрового преобразовател  и к тактовому входу первого блока регистров, отличающеес  тем, что, с целью упрощени  устройства путем сокращени  разр дности цифроаналоговых преобразователей , в него введены делитель импульсов и логический переключатель, при этом выход логического переключател  соединен с тактовым входом счетчика импульсов, первый информационный вход логического переключател  соединен с тактовым входом делител  импульсов и с тактовым выходом блока синхронизации, второй информационный вход логического переключател  соединен с выходом делител  импульсов, первый управл ющий вход логического, переключател  объединен с входом сброса де (Л лител  импульсов и подключен к перрому входу блока синхронизации, а второй управл ющий вход логического переключател  объедииен с входом переноса счетчика импульсов и подключен к второму входу блока синхронизации, второй и третий выходы которого подключены соответственно к управл ющему и тактовому входам второго блока регистров. 00 СП Од ел ел

Description

Изобретение относитс  к технике телевидени  и может использоватьс  в устройствах отображени  информации на матричных экранах.

Цель изобретени  - упрощение устройства путем сокращени  разр дности цифроаналоговых преобразователей.

На чертеже приведена структурна  электрическа  схема устройства формировани  сигнала дл  управлени  столбцами телевизионного матричного экрана.

Устройство формировани  сигнала дл  управлени  столбцами телевизионного матричного экрана содержит аналого-цифровой преобразователь 1, первый и второй блоки 2 и 3 регистров, блок 4 цифроаналоговых преобразователей , счетчик 5 импульсов, логический переключатель 6, блок 7 синхронизации и делитель 8 импульсов. При этом первый блок 2 регистров состоит из N последовательно-параллельных К-разр дных сдвиговых регистров 9-i, где , второй блок 3 регистров содержит К последовательно-параллельных N-разр дных сдвиговых регистров 10-J, где , а блок 4 состоит из К у -разр дных элементов 1 1-j

сравнени  кодов.

Устройство работает следующим образом.

Видеосигнал со входа устройства поступает на аналого-цифровой преобразователь 1 на N выходных разр дах которого вырабатываетс  цифровой код, соответствующий исходному сигналу. С выходов аналогоцифрового преобразовател  1 сигнал поступает на первый блок 2 регистров, состо щий из N последовательно-параллельных К-разр дных сдвиговых регистров 9-i, где К - число столбцов матричного экрана. За один цикл строчной развертки блок 2 регистров полностью загружаетс  с приходом синхроимпульса на вход блока 7 синхронизации. Второй блок 3 регистров, состо щий из К последовательно-параллельных N-разр дных сдвиговых регистров 10-j, устанавливаетс  в режим параллельной записи информации. При этом вс  информаци , накопленна  в блоке 2 регистров одновременно переписываетс  в блок 3 регистров таким образом, что в каждом регистре 10-j блока 3 регистров записываетс  информаци  с одноименных разр дов блока 2 регистров. При этом старщие N/2 разр ды блока 3 регистров подключены к первым информационным входам блока 4 цифроаналоговых преобразователей , в качестве которых использованы

К элементов,11-j сравнени  кодов. Одновременно с приходом синхроимпульса осуществл етс  сброс N/2 разр дного счетчика 5 импульсов в нулевое состо ние и переключение логического переключател  б в режим, при котором тактовые импульсы с блока 7 синхронизации через делитель 8 с коэффициентом делени  поступают на тактовый вход счетчика 5 импульсов. Выходы счетчика 5 подключены к поразр дно объединенным вторым информационным входам блока 4 цифроаналоговых преобразователей . В момент сравнени  значени  кодов на первых и вторых информационных входах любого из элементов 11-j сравнени  блока 4 цифроаналоговых преобразователей на его выходе ,  вл ющемс  одним из К выходов устройства, происходит переключение сигнала из единичного в нулевое состо ние . При этом осуществл етс  преобразование кода старших разр дов блока 3 регистров в длительность импульсов, пропорциональную этому коду. Максимально возможному значению кода на выходе блока 3 регистров соответствует полна  загрузка счетчика 5. При этом на выходе переноса счетчика 5 вырабатываетс  импульс, по которому осуществл ютс  переход логического переключател  6 в режим, при котором тактовые импульсы с блока 7 синхронизации через логический переключатель 6, мину  делитель 8, поступают на тактовый вход счетчика 5; выработка блоком 7 синхронизации управл ющих сигналов, по которым осуществл етс  сдвиг информации в блоке 2 регистров на N/2 тактов в сторону старщих разр дов, а также стробирование на врем  сдвига тактовых импульсов, вырабатываемых блоком 7 синхронизации.

При этом младщие разр ды блока 3 регистров занимают место старщих разр дов и подключаютс  к первым информационным входам блока 4 цифроаналоговых преобразователей , а на тактовый вход счетчика 5 поступают импульсы с частотой в раза выще, чем при обработке старщих разр дов . На выходах элементов 11-j вновь формируютс  импульсы, длительность которых пропорциональна кодам младщих 5 разр дов сигнала, первоначально записанного в блок 3 регистров. Таким образом суммарна  длительность двух импульсов на каждом выходе блока 4 цифроаналоговых преобразователей получаетс  пропорциональной значению исходного кода.

Claims (1)

1. УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛА ДЛЯ УПРАВЛЕНИЯ СТОЛБЦАМИ ТЕЛЕВИЗИОННОГО МАТРИЧНОГО ЭКРАНА, содержащее аналогоцифровой преобразователь, вход которого является входом видеосигнала, а разрядные выходы подключены к соответствующим информационным входам первого блока регистров, выходы которого подключены к соответствующим информационным входам второго блока регистров, выходы которого подключены к соответствующим первым информационным входам блока цифроаналоговых преобразователей, а вторые информационные входы блока цифроаналоговых преобразователей поразрядно объединены и подключены к соответствующим выходам счетчика импульсов, первый вход блока синхронизации соединен с входом сброса счетчика импуль- сов и является входом синхросигнала, а первый выход блока синхронизации подключен к тактовому входу аналого-цифрового преобразователя и к тактовому входу первого блока регистров, отличающееся тем, что, с целью упрощения устройства путем сокращения разрядности цифроаналоговых преобразователей, в него введены делитель импульсов и логический переключатель, при этом выход логического переключателя соединен с тактовым входом счетчика импульсов, первый информационный вход логического переключателя‘соединен с тактовым входом делителя импульсов и с тактовым выходом блока синхронизации, второй информационный вход логического переключателя соединен с выходом делителя импульсов, пер- _л вый управляющий вход логического. пере- § ключателя объединен с входом сброса делителя импульсов и подключен к первому Г входу блока синхронизации, а второй управ- ляющий вход логического переключателя ν объединен с входом переноса счетчика импульсов и подключен к второму входу блока S синхронизации, второй и третий выходы которого подключены соответственно к управляющему и тактовому входам второго блока регистров.