SU1183963A1

SU1183963A1 - Устройство управления выборкой внешних устройств

Info

Publication number: SU1183963A1
Application number: SU843747527A
Authority: SU
Inventors: Georgij P Lopato; Aleksandr P Zapolskij; Anatolij I Podgornov; Viktor G Pekelis; Aleksandr N Chistyakov
Original assignee: Georgij P Lopato; Aleksandr P Zapolskij; Podgornov Anatolij; Viktor G Pekelis; Aleksandr N Chistyakov
Priority date: 1984-04-20
Filing date: 1984-04-20
Publication date: 1985-10-07

Description

Изобретение относится к вычислительной технике и может быть использовано для выборки подключенных к процессору ЭВМ специализированных вычислительных устройств повышенного быстродействия.

Цель изобретения - повышение быстродействия.за счет уменьшения времени выборки устройств.

На фиг. 1 изображена схема устройства; на фиг. 2 - схема формиро-» вателя стробов выборки,’ на фиг/3 ’ и 4 - временные диаграммы работы устройства.

Устройство содержит регистр 1, элемент И 2, элемент Й-НЕ 3, элемент ИЛИ 4, формирователь 5 стробов выборки, шифратор 6, триггеры 7 и 8, регистр .9 адреса выбранного устройства, дешифратор 10, элемент И 11, элемент ИЛИ 12, входы 13 - 22 соответственно признака ошибки обмена устройства, синхроимпульсов устройства, требования выборки устройства,.

адреса выборки устройства, сброса устройства, подтверждения вывода адреса выборки устройства, запуска выборки устройства, запуска выбор5 ки устройства, признака режима выборки устройства, признака блокировки выборки устройства, логического "0" устройства, информационные выходы 23 - 25 устройства, выходы

10 26-31 сигналов выборки внешних

устройств устройства.

Формирователь сигналов выборки содержит элемент 32 задержки, элементы НЕ 33 и 34, элементы И 35 и 36,

15 триггеры 37 и 38, элемент И 39, входы 40 - 44 и выходы 45 - 47.

Введем дополнительные понятия, необходимые для изложения принципа работы предлагаемого устройства с помощью временных диаграмм (фиг.3и4):

ВБР-Упр - сигнал, сформированный на одном из входов 26-31 и характеризующий выбранное состояние предыдущего устройства, т.е.

3

устройства, работающего непосредственно перед текущей выборкой;

ВБР-Ун - аналогичный сигнал, характеризующий выбранное состояние нового устройства, что имеет место в процессе текущей выборки;

ТБР-У - совокупность сигналов запроса на обслуживание от подключенных устройств на входе 15;

МУ - сигнал, характеризующий тре- 10 бование монопольного режима обслуживания по инициативе устройства на входе 20;

АДР-У - совокупность сигналов на выходе регистра 1;

УСТ ТБВТ - сигнал установки триггера 8 в единичное состояние на входе 21;

ТБВТ - сигнал с прямого выхода триггера 8;

СВР ТМП - сигнал сброса триггера 7 в нулевое состояние на входе 17;

ТМП - сигнал с прямого выхода триггера 7;

СВР ИНФ-К - сигнал на входе 19;

СТР ШИП.- сигнал строба занесения информации в регистр с информационных шин процессора на входе 18;

СТР ВБР - сигнал строба выборки на выходе 47 формирователя стробов •выборки;

РВБ - сигнал разрушения выборки на выходе 46 формирователя стробов выборки;

СИ - последовательность импульсов синхронизации на входе 14 устройства и входе 40 формирователя стробов выборки;

СЙ - последовательность инвертированных импульсов синхронизации на выходе элемента НЕ 33;

СИЛЗ - последовательность импульсов синхронизации на выходе элемента 32 задержки;

СИЛЗ - последовательность импульсов синхронизации на выходе элемента НЕ 34;

СИ ТРВБ - последовательность импульсов на 5-входе триггера 38;

СИТВ - последовательность импульсов на 5~входе триггера 37;

ЗАЛ ФСБ - сигнал запуска формирователя стробов выборки на его входе 43;

ТВ - выходной сигнал прямого выхода триггера 37;

483963 4

ТРВБ и ТРВБ - выходные сигналы соответственно прямого и инверсного выходов триггера 38, которые имеют место соответственно на выходах 5 46 и 45 формирователя стробов выборки.

Рассмотрим работу предлагаемого устройства в режиме выборки в монопольном режиме, инициируемом центральным процессором. В данном режиме одно из подключенных устройств выбирается по инициативе центрального процессора и в течение всего интервала времени его взаимодейст15 вия с центральным процессором оказываются блокированными запросы на обслуживание от других подключенных устройств. Последовательность выборки и состояние узлов устрой20 ства зависят от предшествующего режима. В качестве предшествующего может быть любой режим, в том числе мультиплексный, при котором по окончании каждого элементарного об25 мена информацией между подключенным устройством и центральным процессором допускается выборка устройства с наиболее высоким приоритетом из числа выставивших запросы на ЗО обслуживание. Монопольный режим, инициируемый устройством, имеет ту принципиальную особенность, что после выборки устройства, выставившего запросы- на обслуживание, оно формирует также сигнал монопольного режима, который препятствует выборке других устройств, в том числе, с более высоким приоритетом, чем у того, которое уже выбрано по запро₄₀ су на обслуживание.

Если предшествующий режим мультиплексный, то к входу 21 для установки триггера 8 по 5-входу подается сигнал УСТ ТБВТ. После установки 45 .триггера 8 в единичное состояние

инверсный выход триггера 8 блокирует через вход 42 элемент И 36, препятствуя формированию на его выходе последовательности СИТВ. Далее 50 формируется сигнал СВР ТМП, который поступает через вход 17 на вход элемента ИЛИ 12 и с его выхода через вход формирователя стробов выборки 43 на Ч-входы триггеров 37 и 38.

55 При этом триггеры 37 и 38 устанавливаются в нулевое состояние. Сигнал СВР КНФ-К через вход 19 также может выполнить сброс триггеров 37 и 38^

5

1183963

6

вследствие чего следующий за ним сигнал СВР ТМП уже не вызовет никаких переключений в устройстве. При установке триггера 37 в нулевое состояние блокируется элемент И 35, на выходе которого не может сформироваться последовательность СИТРВБ. После прихода сигнала СТР ШИП на вход 18 на выходе элемента И 2 формируется соответствующий сигнал, так как на второй вход элемента И 2 поступает сигнал логической "1" с инверсного выхода, триггера 38 через выход 45 формирователя стробов выборки. Сигнал с выхода элемента И 2 поступает на ^-вход триггера 7. Сигнал на выходе триггера 7 поступает на У/ -вход регистра 1, открывая его входы П 2, связанные с входами 16 информации с информационных шин процессора. Одновременно сигнал с выхода элемента И 2 поступает на вход С2 регистра 1 в качестве стробирующего сигнала, обеспечивая занесение этой информации в регистр 1. Кроме того, сигнал с выхода элемента И 2 поступает на С-вход' триггера 8, в качестве которого используют ТТ-триггер, обеспечивая его установку в нулевое состояние по заднему фронту этого сигнала с помощью нулевого потенциала,.поступающего с входа 22 на ϊ> -вход триггера

8. Сигнал ,с инверсного выхода триггера 7 блокирует элемент И 11, препятствуя прохождению каких-либо сигналов на вход 43 формирователя стробов выборки.·

На вход 41 формирователя стробов выборки с выхода элемента ИЛИ 4 поступает сигнал логической "1" для входа на элемент И 36, который открыт также и по входу, связанному с инверсным выходом триггера 38. Поскольку элемент И 36 открыт, на его выходе формируется сигнал СИТВ, который поступает на 5-вход триггера 37 и устанавливает этот триггер в единичное состояние. При этом открывается элемент И 35, на выходе которого формируется сигнал 'СИ ТРВБ, устанавливающий в единичное состояние триггер 38.

Благодаря разным моментам времени установки триггеров 37 и 38 в единичное состояние, на выходе эле· мента И 39 формируется единичный импульс СТР ВБР, который с выхода 47 ФСВ поступает на стробирующий вход шифратора, занося в регистр этого узла адрес устройства из входного регистра 1. Код адреса с выхода шифратора 6 поступает на вход дешифратора 10, на управляющий вход У/ которого поступает сигнал РВБ (разрешение выборки) с выхода 46 формирователя стробов выборки. При этом дешифратор 10 дешифрирует код адреса и возбуждает одну из линий выборки, соединенных с выходами 26 - 31. Код адреса с выхода шифратора 6 поступает также на Ό -входы триггеров регистра 9, На С-вход регистра 9 с входа 13 поступает инверсное значение признака ошибки обмена. Таким образом, при отсутствии ошибки обмена регистр 9 воспринимает каждое текущее значение кода адреса выбранного устройства. При наличии ошибки обмена ее сигнал блокирует занесение новых значений адресного кода, вследствие чего регистр 9 запоминает адрес устройства, при обмене с которым имеет место.ошибка обмена.

Если предшествующий режим монопольный, инициируемый устройством, то по сравнению с предыдущим изложением работа- устройства имеет следующую специфику: на входе 20 потенциал монопольного режима, инциируемый устройством, при установке триггера 8 элемент И 3 блокируется нулевым выходом этого триггера, вследствие чего отменяется монопольный режим, инициируемый устройством.

Работа устройства и порядок выборки Сохраняются и в том случае, если предшествующий режим монопольный, инициируемый центральным процессором.

Рассмотрим режим выборки по инициативе подключенного устройства, временная диаграмма которого изображена на фиг, 4. Если предшествующий режим мультиплексный, то триггеры 7 и 8 находятся в нулевом состоянии. Информация в регистр 1 заносится с входов 15.

Роль стробирующих импульсов регистра 1 по входу С1 выполняет последовательность синхроимпульсов с входа 14.

1 183963

Запуск формирователя стробов выборки 5 осуществляется по сигналу СВР ИНФ-К, который через вход 43 формирователя 5 поступает на β-входы триггеров 37 и 38.

Поскольку с установкой триггера 38 в нулевое состояние элемент И 36 оказывается открытым во избежание одновременной подачи сигналов на К - и 5-входы триггера 37, на элемент И 36 с входа 44 подан сигнал на инверсный выход элемента ИЛИ 12. Тем самым, в течение времени действия сигнала на входе 43 формирователя стробов выборки элемент И 36 оказывается заблокирован.

По окончании действия сигнала СВР ИНФ-К на выходе элемента И 36 формируется импульс из последовательности СИТВ, вследствие'чего триггер 37 устанавливается в единичное состояние, разблокируя элемент И 35, благодаря, чему устанавливается в единичное состояние триггер 38 и с помощью элемента И 39 на выходе 47 формирователя стробов выборки формируется сигнал СТР ВБР, а на выходе 46 - сигнал разрешения выборки.

Если предшествующий режим монопольный по инициативе устройства - на входе 20 будет сигнал монопольного режима, то элемент И 11

5 оказывается заблокирован и запуск формирователя стробов выборки не осуществляется. Обязательным условием запуска формирователя стробов выборки, а также выполнения новой

10 выборки является снятие сигнала моно дольного режима с входа 20, после чего, как показано на фиг. 4, процесс новой выборки проходит как и для предшествующего мультиплекс15 ного режима.

Если предшествующий режим монопольный по инициативе центрального процессора, то запуск устройства выборки по инициативе устройст

20 ва происходит лишь после сигнала СВР ТМП, который, будучи поданным на вход 17, переводит в нулевое сос тояние триггер 7, переключает входной регистр 1 по 1» -входу на прием

25 информации по входам В 1, разблокирует элемент И 11, а также выполняет запуск формирователя стробов выборки. Дальнейшая процедура выборки происходит аналогияно описанному.

1183963

фиъ.2

1183963

Предшествующий Предшествующий

режим-мульти- \режим-монополь плексный ный, инициируемый

устройством

Предшествующий режим-монопольный, иници

ируемый ЦП

1 183963

ВВР-Упр 26:31
88Р-Ум -	»г —
ТР5-У	15
МУ	20
ААР-У	1
СбРТМП	П
гмп	7
С6РННФ-К	10
СИ	74
СТРВ6Р	47
Р86	4£

X X	-1 Г-*-	__—1" =эс=^	ХГ	— —Х“	μ-
I		....... 1			г
I _ ·, _
и 1ЛЛ.	1ПЛЛ	_и_ ллгтпАл.	1	,^и Ч тплги 1	кг
ύ	'	1 1_ 1		.	и
	ί 1	.....1

Фиг. в

Claims

УСТРОЙСТВО УПРАВЛЕНИЯ ВЫБОРКОЙ ВНЕШНИХ УСТРОЙСТВ, содержащее регистр, шифратор, первый триггер и дешифратор, причем выход регистра подключен к информационному входу шифратора, вход требования выборки устройства подключен к первому информационному входу регистра, второй информационный вход которого подключен к входу адреса выборки устройства, вход синхроимпульсов которого подключен к первому синхровходу регистра, выход шифратора подключен к входу дешифратора, выход которого подключен к выходу выборки внешних устройств устройства, вход признака блокировки выборки и вход логического "0" которого подключены соответственно к входу установки в "1" и к информационному входу первого триггера, о т л.ичающееся тем, что, с целью повышения быстродействия, в него введены регистр адреса выбранного устройства, два элемента ИЛИ, два элемента И, элемент И-НЕ, второй

триггер и формирователь стробов выборки, причем формирователь стробов выборки содержит элемент задержки, два элемента НЕ, два триггера и три элемента И, причем входы установки в ”1", установки в "0" и выход первого триггера формирователя стробов выборки подключены соответственно к выходу первого элемента И формирователя стробов выборки, к выходу первого элемента ИЛИ и к первому входу второго элемента И формирователя стробов выборки, второй и третий входы и выход которо- „ го подключены соответственно к ин- δ версному выходу второго триггера формирователя стробов выборки, входу синхроимпульсов устройства и к стробирующему входу шифратора, инверсный выход второго триггера формирователя стробов выборки подключен к первому входу первого элемента И устройства и к первому входу третьего элемента И формирователя стробов выборки, входы с второго по шестой которого подключены 'соответственно к инверсному выходу первого элемента ИЛИ устройства, инверсному выходу первого триггера устройства, выходу второго элемента ИЛИ устройства, входу синхроимпульсов устройства, выходу первого элемента НЕ формировате · ля стробов выборки, вход синхроимпульсов устройства через второй элемент НЕ формирователя стробов выборки подключен к первому входу третьего элемента И формирователя стро%ов выборки, второй и третий входы и выходы которого подключены

1183963

соответственно к выходу первого триггера формирователя стробов выборки, выходу элемента задержки и к входу установки в ”1" второго триггера формирователя стробов выборки, вход установки в "О" и выход которого подключены соответственно к выходу первого элемента ИЛИ устройства и к входу выборки дешифратора, вход синхроимпульсов устройства через , элемент задержки подключен к' входу первого элемента НЕ формирователя сигналов выборки, выход регистра;подключен к входу второго элемента ИЛИ устройства, второй вход и выход первого элемента И устройства подключены соответственно к входу подтверждения вывода адреса выборки устройства и к второму синхровходу регистра, вход выборки которого подключен к инверсному выходу второго триггера устройства, входы установки в "1", установки в ”0" и выход которого подключены соответственно к выходу первого элемента И устройства, входу сброса

1183963

устройства и к первому входу вто рого элемента И устройства

второй

и третий входы и выход которого подключены соответственно к входу запуска выборки устройства, выходу элемента И-НЕ и первому входу первого элемента ИЛИ устройства, второй Вход которого подключен к входу сброса устройства, выход первого элемента И устройства подключен к синхровходу первого триггера устройства, информационный вход, вход установки в "1" и выход которого подключены соответственно к входу логического "0" устройства, входу признака блокировки выборки устройства и к первому входу элемента Й-НЕ второй вход которого подключен к входу признака режима выборки устройства, вход признака ошибки обмена которого подключен к синхровходу регистра адреса выбранного устройст" ва, информационный вход которого подключен к выходу шифратора, а выход - к информационному выходу устройства.