SU1167600A1 - Устройство дл преобразовани кода системы остаточных классов в дес тичный код - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ДЕСЯТИЧНЫЙ КОД, содержащее шифратор , группу шифраторов, первую группу блоков преобразовани  параллельного кода в последовательный, распределитель импульсов, счетчик по модулю, причем выход счетчика по модулю  вл етс  выходом устройства, вход установки которого соединен с установочными входами счетика по модулю и распределител  импульсов, вход распределител  импульсов соединен с тактовым входом устройства, группа входов синхронизации которого соединена с входами ср1нхронизации шифраторов группы, информационные входы которых  вл ютс  входами остатков по соответствующему основанию устройства , выходрл с первого по п тьв шифраторов группы соединены с соответствующими информационными входами соответствующих блоков прёобразовани  параллельного кода в последовательный первой группы, входы синхронизации с первого по п тый которых соединены с соответствующими выходами распределител  импульсов, шестой выход которого соединен с входом разрешени  переносов счетчика по модулю , входы приема информации которого соединены с соответствующими выходами шифратора, входы которого  вл ютс  входами остатка по старшему основанию устройства, отличающеес  тем, что, с целью повьппени  быстродействи , оно содержит вторую группу блоков преобразовани  параллельного кода в последовательный, группу элементов И и группу элементов НЕ, причем выходы с шестого по дев тый шифраторов группы соединены соответственно с информационными вХодами с первого по четвертый-соответствующего блока преобразовани  па (Л раллельного кода в последовательньЕЙ второй группы, входы синхронизации с первого по четвертый которых соединены с соответствующими выходами распределител  импульсов, выходы блоков преобразовани  параллельного кода в последовательный первой группы 05 соединены с первыми входами соответствующих элементов И группы, выходы О5 которых соединены с соответствующими суммирующими входами счетчика по модулю, вычитающие входы которого соединены с выходами соответствующих блоков преобразовани  параллельного кода в последовательный второй группы, шестые выходы шифраторов группы соединены с соответствующими входами переносов счетчика по модулю и через соответствующие элементы НЕ группы - со вторыми входами соответствующих элементов И группы.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  с вычислительными устройствами, функционирующими в системе остаточных классов (СОК), а также в устройствах передачи данных , использующих коды СОК. Известно устройство дл  преобразовани , содержащее суммирующий декадный счетчик, выходы переноса декад которого через элементы запоминани  переноса и элементы ИЛИ подключены к счетным входам последующей декады суммирукмцего декадного счетчика, выходы каждой декады кото рого соединены с соответствующими дешифраторами индикации, а также дешифраторы , выходы которых подключены к декадным счетчикам, и элементы И 01. Недостатками данного устройства  вл ютс  значительна  сложность и низкое быстродействие. Наиболее близким к изобретению  вл етс  устройство дл  преобразова ни  кода системы остаточных классов в дес тичный код, содержащее блоки элементов совпадени , распределител импульсов, первый дешифратор, выходы которого подключены к информационной шине устройства, дешифраторы первой группы и суммирующий счетчик выходы которого подключе1Ш к входам соответствующих дешифраторов BTopoii группы, выходы которых  вл ютс  соответствующими входами устройства, вход распределител  импульсов  вл е с  шиной синхронизации устройства, а выходы подключены к соответствующим входам блоков элементов совпадени , выходы которых соответственн соединены с выходами суммирующего счетчика, другие входы которого под ключены к соответствующим выходам первого дешифратора, одни входы дешифраторов первой группы  вл ютс  шиной управлени  устройства, другие информационной шиной, выходы дешифраторов первой группы подключены соответственно к другим входам блоков элементов совпадени  С2} . Однако данное устройство характе ризуетс  низким быстродействием : так, дл  СОК, содержащей п основани необходимое число тактов преобразов ни  составл ет величину, равную 11П-10. Целью изобретени   вл етс  повышение быстродействи  устройства. Постаплеина  цель достигаетс  тем, что устройство дл  преобразовани  кода системы остаточных классов в дес тичный код, содержащее шифратор , группу Ш1фраторов, первую группу блоков преобразовани  параллельного кода в последовательный, распределитель иьшульсов, счетчик по модулю причем выход счетчика по модулю  вл ютс  выходом устройства, вход установки которого соединен с установленными входами счетчика по модулю и распределител  импульсов, вход распределител  импульсов соединен, с тактовым входом устройства, группа входов синхронизации которого соединена с соответствующими входами синхронизации шифраторов группы, информационные входы которых  вл ютс  входами остатков по соответствующему основанию устройства, выходы с первого по п тый шифраторов группы соединены с соответствующими информационными входами соответствующих блоков преобразовани  параллельного кода в последовательный первой группы , входы синхронизации с первого по п тый которых соединены с соответ - cтвyющи п выходами распределител  импульсов, шестой выход которого соединен с входом разрешени  переносов счетчика по модулю, входы приема информации которого соединены с соответствующими выходами шифратора, входы которого  вл ютс  входами остатка по старшему основанию устройства , содержит также вторую группу блоков преобразовани  параллельного кода в последовательный, группу элементов И и группу элементов НЕ, причем выходы с шестого по дев тый шифраторов группы соединены соответственно с информационными входами с первого по четвертый соответствуклце- го блока преобразовани  параллельно- го кода в последовательный второй группы, входы синхронизации с первого по четвертый который соединены с соответствующими выходами распределител  импульсов, выходы блоков преобразованп  параллельного кода в последовательный первой группы соединен с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими суммирующими входами счетчика по модулю , вычитающие входы которого соединены с выходами соответствующих блоков преобразовани  параллельного кода в последовательньй второй группы, шестые выходы шифраторов группы соединены с соответствующими входами переносов счетчика по модул и через соответствующие элементы НЕ группы - со вторыми входами соответствующих элементов И группы.

На фиг. 1 приведена функциональна  схема устройства дл  преобразовани  кода системы остаточных классов в дес тичный код, на фиг. 2 - временные диаграммы управл ющих импульсов , по сн ющие работу устройства .

Устройство дл  преобразовани  кода системы остаточных классов в дес тичный код содержит счетчик 1 по модулю числового диапазона выбраной СОК, содержащий реверсивные декады 2, элементы 3 запоминани  переноса, элементы 11ПИ 4, схему 5 сравнени , группы блоков 6 и 7 преобразовани  параллельного кода в последовательный, :1лементы И 8 группы , элементы НЕ 9 группы, шифратор 10, распределителрз 11 импульсов, шифраторы 12 группы, вход 13 разрешени  переноса счетчика по модулю, вход 14 установки устройства, тактовый вход 15 устройства, вход 16 остатка по старшему основанию устройства , входы 17 остатков по основани м устройства, группу входов

18синхронизации устройства, выход

19устройства, выходы 20 распределител  11 импульсов.

Счетчик 1 по модулю имеет возможность предварительной установки в состо ние, определ емое шифратором 10, преобразующим остаток по наибольшему основанию Р в момент поступлени  импульса по входу 14. Перенос из декады в декаду осуществл етс  при поступлении импульса на вход 13. Работа по модулю Р счетчика 1 по модулю обеспечиваетс  схемой 5 сравнени , котора  при равенстве содержимого декад величине Р устанавливает декады счетчика 1 по модулю в нулевое состо ние. Дек.ады 2 счетчика 1 по модулю выполнены реверсивными.

Устройство дл  преобразовани  кода системы остаточных классов в

дес тичный код работает следующим образом. , ; Преобразование числа А заданного. в СОК с основани ми Р , Pj, ..., Рц

остатками v , 2

в позик

ционную систему счислени  осуществл етс  выполнением операции

MU,B,- eJjBj + ...-f- йгпВ„| Р,

10

где В- - константы, определ ющие ортогональный базис дл  конкретно выбранной СОК. . Устройство дл  преобразовани , ко- да СОК в дес тичный коД преобразует каждый разр д дec тиiнoгo числа отдельных слагаемых в число-импульсный код с дальнейшим последовательным поразр дным суммированием в общем

счетчике 1 по модулю, при этом если разр дна  цифра дес тичного числа лежит в пределах 1-5, то соответствующа  декада 2 работает Б режиме суммировани , если же разр дна  циф-

ра лежит в пределах 6-9, то соответствующа  декада работает в режиме вычитани  и в число-импульсный код преобразуетс  дополнение до дес ти преобразуемого числа с последующей

записью в более старшую декаду единицы .

В начальный момент времени, соответствующий подаче импульса установки по входу 14, ос5пдествл етс  запись в

декады 2 счетчика 1 по модулю, результата выполнени  операции оСп В„, . котора  выполн етс  шифратором 10. Шифратор 10 преобразует код остатка « в коды разр дов дес тичного числа

и описываетс , например, дл  осно-; ваний В, 3, Pj 5, РЗ 7, что показано в табл. 1.

Остальные слагаемые преобразуютс  . в число-импульсный последовательный

код и суммируютс  в счетчике 1 по модулю.

Ко входам шифраторов 12 подключены входы. 17 подачи остатков w, , aj , ..., СС. . При по влении на входе 18.1 сигнала на выходе шифратора 12.1 формируетс  разр д единиц результата вьшолнени  операции at . При этом, если величина дес тичной разр дной цифры лежит в пределах

1-5, то возбуждаютс  первые выходы шифратора 12.1, причем, число возбуж деннъгх шин равно, величине разр дной цифры. Если же дес тична  разр дна  цифра лежит в пределах 6-9, то возбуждаетс  втора  группа выходов шифратора 12.1, причем число возбужденных шин равно величине дополнени  разр дной цифры до дес ти. Шифратор 12.1 работает аналогично шифратору 12.1 с той лишь разницей, что шифратор 12,1 формирует значение разр да дес тков произведений. Шифраторы 12.1 и 12.2 могут быть реализованы при основани х Р 3, Р, 5, РЗ 7 и соответственно В в 70, Bj 21, БЗ 15, что показано в табл. 2. Если разр дна  цифра на выходах шифраторов 12.1 и 12.2 лежит в пределах 1-5, то последовательно пос тупаклдие импульсы с выхода распределител  11 импульсов преобразуют число единиц на выходе шифраторов 12.1 и 12.2 в число-импульсиьй код, которьй поступает через открытые элементы И 8 на суммирующие входы декад 2. Если разр дна  цифра лежит в пределах 6-9, то на второй груп пе выходов шифраторов по вл етс  число.единиц, определ емое табл. 2. При этом единица на младшем выходе второй группы через элемент НЕ 9 запрещает поступление единиц на суммирующий вход декады и в элемент 3 запоминани  переноса заноситс  единица переноса. При переносах из декады в декаду в элементах 3 запоминани  переноса запоминаютс  только переносы в сторону содержимого более старшей декады. В то же врем  импульсы с выхода блока 7 поступают на вычитаи ций вход соответствуюа1ей декады 2. Импульсом на шестом выходе 20.6 распределител  11 импульсов осуществл етс  перенос из декады в декаду. После преобразовани  произведени  (У,, В Г1-1 по дес тичным разр дам в число-и1«1пульсньш код и переносов из декады в декаду преобразованна  в позиционный код совокупность остатJ OB выводитс  по выходу 19 из устройства . Положительньй эффект от использовани  изобретени  состоит в повышении быстродействи  примерно в 1,7 раза дл  реальных диапазонов чисел по сравнению с прототипом.

О 1 2 3 4 5 6

О О О О О О О

Таблица 1

О

3

о

5

О 5 Примечание.

(Таблица 2 Знак у. означает, что состо ние выходных или входных шин может быть произвольньа-и Цифры в графах шифратор 12,1 и 12.2 означают число возбужденных шин на выходах шифраторов.

79 л / V

Кг

«

i

a-ub:

iCT:

75

I «

Tl

-

i7J

r,

I

8.1

9.Г

5 g

.7L

.7

12.1

-

M

Tf

77

.л-7

5 S

72.2

t t ft ,MJf Jr ,

fpue.1

фие.2

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ДЕСЯТИЧНЫЙ КОД, содержащее шифратор, группу шифраторов, первую группу блоков преобразования параллельного кода в последовательный, распределитель импульсов, счетчик по модулю, причем выход счетчика по модулю является выходом устройства, вход установки которого соединен с установочными входами счетика по модулю и распределителя импульсов, вход распределителя импульсов соединен с тактовым входом устройства, группа входов синхронизации которого соединена с входами синхронизации шифраторов группы, информационные входы которых являются входами остатков по соответствующему основанию устройства, выходы с первого по пятый шифраторов группы соединены с соответствующими информационными входами соответствующих блоков преобразования параллельного кода в последовательный первой группы, входы синхронизации с первого по пятый которых соединены с соответствующими выходами распределителя импульсов, шестой выход которого соединен с входом разрешения переносов счетчика по модулю, входы приема информации которого соединены с соответствующими выходами шифратора, входы которого являются входами остатка по старшему основанию устройства, отличающееся тем, что, с целью повышения быстродействия, оно содержит вторую группу блоков преобразования параллельного кода в последовательный, группу элементов И и группу элементов НЕ, причем выходы с шестого по девятый шифраторов группы соединены соответственно с информационными в^Хо- _Λ дами с первого по четвертый соответ- 3 ствующего блока преобразования параллельного кода в последовательный второй группы, входы синхронизации с первого по четвертый которых соединены с соответствующими выходами распределителя импульсов, выходы блоков преобразования параллельного кода в последовательный первой группы соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими суммирующими входами счетчика по модулю, вычитающие входы которого соединены с выходами соответствующих блоков преобразования параллельного кода в последовательный второй группы, шестые выходы шифраторов группы соединены с соответствующими входами переносов счетчика по модулю и через соответствующие элементы НЕ группы - со вторыми входами соответствующих элементов И группы.

   0091911 PIS