SU1161933A1 - Устройство дл синхронизации с контролем - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ С КОНТРОЛЕМ, содержащее задаю-; щий генератор, п элементов задержки ( где h - число каналов), п блоков вьфаботки синхросигналов, причем каждьй блок выработки синхросигналов содержит регистр сдвига, многовходовой элемент И, причем -й разр д (где 1 1, 2, ..., I.) регистра сдвига содержит четыре элемента И, два элемента НЕ, два триггера, причем выход задающего генератора соединен с входами элементов задержки, вход запуска устройства соединен с управл ющими входами блоков выработки синхросигналов, перва  группа выходов которых  вл етс  первой группой выходов устройства, причем в каждом блоке выработки синхросигналов выходы первого и второго элементов И i-ro разр да регистра сдвига соединены соответственно с единичнг 1 и нулевым входами первого триггера 1-го разр да регистра сдвига, выходы третьего и четвертого элементов И i-ro разр да регистра сдвига соединены соответственно с единичным и нулевым входами второго триггера -разр да регистра сдвига, выход первого триггера ( i + 1)-го разр да регистра сдвига соединен с первым входом третьего элемента И ( i + + 1)-го разр да регистра сдвига и  вл етс  ( i + 1)-м выходом первой группы выходов блока выработки синхросигналов , второй вход третьего элемента И i-ro разр да регистра сдвига соединен с выходом первого элемента НЕ 1-го разр да регистра сдвига, выход второго элемента НЕ i-ro разр да регистра сдвига соединен с первым входом четвертого элемента И 1-го разр да регистра сдвига , пр мою выходы вторых триггеров 9 разр дов с первого по ( L.- 1)-й ре (Л гистра сдвига соединены с первыми входа.-ш вторых элементов И соответствуклцих разр дов регистра сдвига и с первыми входами первых элементов Q И последующих разр дов регистра сдвига соответственно, пр мой выход первого триггера первого разр да регистра сдвига соединен со втор1ым Од входом третьего элемента И первого разр да регистра сдвига, со вторым ;о входом четвертого элемента И .L, -го со разр да регистра сдвига и  вл етс  00 первым выходом первой группы выходов блока выработки синхросигналов, инверсные выходы первых триггеров i-x разр дов регистра сдвига соединены соответственное с входами многовходового элемента F, выход которого соединен с первым входом первого элемента И первого разр да регистра сдвига, пр мой выход второго триггера Ц-го разр да регистра сдвига соединен с первым входом второго элемента И L-го разр да регистра сдвига, тактовый вход блока выработ

Description

ки синхросигналов соединен со вторы ми входами первого и второго элемен тов И 1-го разр да регистра сдвига с входами первого и второго элемен та НЕ -го разр да регистра сдвига управл ющий вход блока вьфаботки синхросигналов соединен с третьим входом первого элемента И первого разр да регистра сдвига, о т л и чающеес  тем, что, с целью повышени  достоверности контрол , в устройство введено п блоков сравнени , элемент И-НЕ, элемент ИЛИ, элемент НЕ, элемент И, два триггера и в каждый разр д регистра сдвига блока выработки синхросигналов введен третий элемент НЕ, п тьм и шестой элементы И, причем выходы элементов задержки со второго по п -и соединены соответственно с тактовыми входами блоков вьфаботки синхросигналов , выход первого элемента задержки соединен с тактовым входом первого блока выработки синхросигналов и с входом элемента НЕ, выход которого соединей с первым входом элемента И, второй вход которого соединен с выходом первого триггера И с первым входом элемента ИЛИ, вхо ды которого со второго по (п + 1)-й соединены соответственно с выходами блоков сравнени  с первого по п-й, входы сброса всех блоков сравнени  объединены и  вл ютс  входом сброса устройства, треть  группа выходов каждого блока выработки синхросигна лов с первого по h-й соединена соответственно с группой входов каждо го блока сравнени  с первого по п-й и  вл етс  второй группой выходов устройства, выход сбо  устройст ва соединен с выходом второго триггера , информационньй вход которого соединен с вькодом элемента ИЛИ, синхровход второго триггера соединен с первым выходом первой группы выходов первого блока выработки синхросигналов, второй выход первой группы которого соединен с единич3 ным входом первого триггер, синхровход которого соединен с выходом элемента И, информационный вход первого триггера соединен с выходом элемента И-НЕ, L-й вькод второй группы первого блока вьфаботки синхросигналов соединен с единичным входом первого триггера, L-е выходы второй группы блоков вьфаботки синхросигналов соединены соответственно с входами элемента И-НЕ, причем в каждом блоке выработки синхросигналов выход второго триггера i-го разр да регистра сдвига соединен с входом третьего элемента НЕ, с первым входом п того элемента И i-ro разр да регистра сдвига и  вл етс  i-м вькодом второй группы выходов блока, пр мой выход первого триггера i-ro разр да регистра сдвига соединен со вторым в ходом п того элемента И и с первым входом шестого элемента И i-ro разр да регистра сдвига, второй вход которого соединен с выходом элемента НЕ i-ro разр да регистра сдвига, выходы шестого и п того элементов И i-го разр да регистра сдвига  вл ютс  соответственно {-м и (L+ О-м выходом третьей группы выходов блока выработки синхросигналов. 2. Устройство по п. 1, отличающеес  тем, что блок сравнени  содержит элемент сложени  по модулю два, элемент И, элемент задержки , элемент ИЛИ и триггер, причем группа входов элемента сложени  по модулю два  вл етс  группой входов блока, установочный вход которого соединен с нулевым входом триггера, единичный вход которого соединен с выходом элемента И, первый вход которого соединен с инверсным выходом элемента сложени  по модулю два и с входом элемента задержки, выход которого соединен со вторым входом элемента И, выход триггера  вл етс  выходом блока. 1 Изобретение относитс  к вьпислительной технике.и предназначено дл  использовани  в устройствах обработ ки данных, имеющих микропрограммный принцип управлени . Известно устройство дл  синхрони зации вычислительной системы, содер жащее генератор тактовых импульсов, управл ющие и управл емые распределители импульсов, триггер управлени , две группы элементов И, группу элементов ИЛИ, блоки управлени , первые группы входов которых соединены с выходами соответствук цих управл ющих распределителей импульсов а вторые - с управл ющими входами устройства, причем выходы всех распределителей  вл ютс  выходами устройства , единичный вход триггера со динен с первым выходом управл ющего распределител , второй выход которо го соединен с нулевым входом тригге ра, первые входы элементов И обеих групп соединены с первым выходом генератора тактовых- импульсов и с первым входом управл ющего распределител , вторые входы элементов И первой группы соединены с пр мым выходом триггера управлени , инверс ный выход которого соединен со вторыми входами элементов И второй гру пы, третьи входы элементов И второй группы соединены с выходами соответ ствук цих блоков управлени , выход каждого элемента ИЛИ группы соединен с первым входом соответствующего управл емого распределител  импульсов , первьй и второй входы каждо го элемента ИЛИ группы соединены соответственно с выходами элементов И первой и второй групп, второй выход генератора тактовых импульсов соединен со вторыми входами всех распределителей импульсов 1 1. В этом устройстве длительность и период следовани  синхросигналов в рабочих сери х намного превьшают врем  их распространени  в пределах машины. При такой системе синхронизации не требуетс  учитывать задержку распространени  сигналов управлени  синхронизации и синхросигналов в лини х св зи, а.также разброс параметров линий св зи. Контроль синхронизации в этом случае ограничиваетс  только проверкой выработки синхросигналов всеми блока32 ми выработки синхросигналов в цикле выполн емой микрокоманды. В ЭВМ, построенных на быстродействующих элементах, машинный цикл уменьшаетс , а количество микроопераций внутри цикла увеличиваетс . Поэтому возникает необходимость в использовании синхросигналов малой длительности, такой, котора  сравнима со временем их распространени  в блоках машины. Соответственно требуетс  дл  различных блоков машины выравнивание длительности распространени  управл ющих сигналов синхронизации с помощью элементов задержки. Контроль синхронизации должен обеспечивать не только проверку наличи  всех синхросигналов,в цикле, но также и . проверку синхронной работы всех бло- ков машины, что не позвол ет известное устройство. Наиболее близким к предложенному  вл етс  устройство дл  синхронизации , содержащее задающий генератор, 11 элементов задержки (где и- число каналов), п блоков вьфаботки синхросигналов , дешифратор, h блоков управлени  длительностью синхросигналов, причем выход задающего генератора соединен, с входами элементов задержки , управл ющие входы блоков выработки синхросигналов соединены с входом запуска устройства, выходы блоков выработки синхросигналов  вл ютс  выходами устройства, выходы блоков управлени  длительностью синхросигналов соединены соответственно с тактовыми входами блоков выработки синхросигналов, выходы дешифратора с первого по L-Й (где L, - число импульсов в такте) соединены соответственно с входами с первого по блоков управлени  длительностью синхросигналов, ( t,)6 входы которых соединены соответственно с выходами элементов задержки , выходы блоков выработки синхросигналов соединены соответственно с входами с (U+ 2)-го по (2и+1)-й блоков управлени  длительностью синхросигналов, вхсд дешифратора  вл етс  входом кода микрокоманды устройства С ЗНедостатком данного устройства  вл етс  трудность обнаружени  раесинхронизации в работе отдельного блока выработки синхросигналов, котора  может про витьс  в сбое любого логического блока машины. Это затруд н ет приск и локализацию неисправности и уменьшает надежность машины в целом. Целью изобретени   вл етс  повышение достоверности контрол . Поставленна  цель достигаетс  тем, что в устройство дл  синхронизации с контролем, содержащее задаю щий генератор,п элементов задержки (где п - число каналов), h блоков выработки синхросигналов, причем ка дьй блок выработки синхросигналов содержит регистр сдвига, многовходо вой элемент И, причем i-й разр д (где 1 1, 2, ...,L ) регистра сдв га содержит четыре элемента И, два элемента НЕ, два триггера, причем выход зaдaюIцeгq генератора соединен с входами элементов задержки, вход запуска устройства соединен с управ л ющими входами блоков выработки синхросигналов, перва  группа выход которых  вл етс  первой группой выходов устройства, причем в каждом блоке выработки снхросигналов выходы первого и второго элементов И -го разр да регистра сдвига соединены соответственно с единичным и нулевым входами первого триггера i-го разр да регистра сдвига, выходы третьего и четвертого элементов И i-ro разр да регистра сдвига соединены соответственно с единичным и нулевым входами второго триггера i-ro разр да регистра сдвига выход первого триггера ( i+ 1)-го разр да регистра сдвига соединен с первым входом третьего элемента И ( i + + t)-ro .разр да регистра сдвига и  вл етс  ( i + 1)-м выходом первой группы выходов блока выработки синхросигналов , второй вход третьего элемента И i-ro разр да регистра сдвига соединен с выходом первого элемент,а НЕ i-ro разр да регистра сдвига, выход второго элемента НЕ i-ro разр да регистра сдвига соединен с Первым входом четвертого элемента И i-ro разр да регистра сдви га, пр мые выходы вторых триггеров разр дов с первого по (L 1)-й регистра сдвига соединены с первыми входами вторых элементов И соответствующих разр дов регистра сдвига и с первыми входами первых элементов И последующих разр дов регистра сдвига соответственно, пр мой выход первого триггера первого разр да регистра сдвига соединен со вторым входом третьего элемента И первого разр да регистра сдвига, со вторым входом четвертого элемента И L-ro разр да регистра сдвига и  вл етс  первым выходом первой группы выходов блока, выработки синхросигналов, инверсные выходы первых триггеров i-x разр дов регистра сдвига соединены соответственно с входами многовходового элемента И, выход которого соединен с первым входом первого элемента И первого разр да регистра сдвига, пр мой выход второго триггера разр да регистра сдвига соединен с первым входом второго элемента И разр да регистра сдвига, тактовый вход блока выработки синхросигналов соединен со вторыми входами первого и второго элементов И i-ro разр да регистра сдвига, с входами первого и второго элементов НЕ i-ro разр да регистра сдвига, управл ющий вход блока выработки синхросигналов соединен с третьим входом первого элемента И первого разр да регистра сдвига, введено п блоков сравнени , элемент И-НЕ, элемент ИЛИ, элемент НЕ, элемент И, два Триггера и в каждый разр д регистра сдвига блока выработки синхросигналов введен третий элемент НЕ, п тый и шестой элементы И, причем выходы элементов задержки со второго по h-й соединены соответственно с тактовыми входами блоков выработки синхросигналов, выход первого элемента задер/кки соединен с тактовым входом первого блока выработки синхросигналов и с входом элемента НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого триггера и с первым входом элемента ИЛИ, входы которого со второго по (п+ 1)-й соединены соответственно с выходами блоков сравнени  с первого по п-й, входы сброса всех блоков сравнени  объединены и  вл ютс  входом сброса устройства, треть  группа выходов каждого блока выработки синхросигналов с первого по h-й соединена соответственно с группой входов каждого блока сравнени  с первого по п-й и  вл етс  второй группой выходов устройства, выход сбо  устройства соединен с выходом второго триГ5 гера, информационный вход которого соединен с выходом элемента ИЛИ, синхровход второго триггера соедине с первым выходом первой rpynnti выхо дов первого блока выработки синхросигналов , второй выход первой групР пы которого соединен с единичным входом первого триггера, синхровход которого соединен с выходом элемента И, информационный вход первого триггера соединен с выходом элемента И-НЕ, L-й выход второй группы первого блока выработки синхросигна лов соедине,н с единичным входом первого триггера, L-e выходы второй группы блоков выработки синхросигналов соединены соответственно с входами элемента И-НЕ, причем в каждом блоке выработки синхросигналов выход второго триггера i-ro разр да регистра сдвига соединен с .входом третьего элемента НЕ, с первым входом п того элемента И л-го разр да регистра сдвига и  вл етс  i-м выходом второй группы выходов блока, пр мой выход первого триггер i-го разр да регистра сдвига соединен со вторым входом п того элемента И и с первым входом шестого элемента И 1-го разр да регистра сдви га, второй вход которого соединен с выходом элемента НЕ i-ro разр да регистра сдвига, выходы шестого и п того элементов И ) -го разр да регистра сдвига  вл ютс  соо1ветст .венно i-M и ( L + l)-M выходом третьей группы выходов блока вырабо ки синхросигналов. Кроме того, блок сравнени  содер жит элемент сложени  по модулю два, элемент И, элемент задержки, элемен ИЛИ и триггер, причем группа входов элемента сложени  по модулю два  вл етс  группой .входов блока, устано вочный вход которого соединен с нул вым входом триггера, единичный вход которого соединен с выходом элемента И, первый вход которого соединен с инверсным выходом элемента сложени  по модулю два и с входом элемен та задержки, вьгхрд которого соедине со вторым входом элемента И, выход триггера  вл етс  выходом блока. Устройство вырабатывает две серии импульсов: первую серию синхросигналов , каждьй из которых длительное тью равен периоду следовани  эталон336 . ной последовательности импульсов с выхода задающего генератора и с периодом следовани , равным машинному циклу (эти импульсы вьфабатьгоаютс  на выходах первой и второй групп блоков выработки синхросигналов)J вторую серию синхросигналов, каждый из которых равен длительностью полупериоду следовани  эталонной последовательности импульсов, а период следовани  равен машинному циклу (.эти импульсы вырабатьтаютс  на выходах третьей группы блоков выработки синхросигналов). На фиг. 1 изображена блок-схема устройства дл  контрол  синхронизации дл  микропрограммной ЭВМ; на фиг. 2 - блок вьфаботки синхросигналов; на фиг. 3 - блок сравнени ) на фиг.4 - временна  диаграмма следовани  первой серии синхросигналов и контроль их выработки блоками выработки синхросигналов; на фиг. 5 временна  диаграмма следовани  первой и второй серии синхросигналов и контроль выработки импульсов второй серии синхросигналов. Устройство содержит задающий генератор 1, элементы 2 задержки-, блоки 3 выработки синхросигналов, блоки А сравнени , элемент И-НЕ 5, элемент ИЛИ 6, триггеры 7 и 8, элемент НЕ 9, элемент И 10, вход 11 запуска устройства , вход 12 сброса устройства, выход 13 сбо  устройства, в блоке 3 выработки синхросигналов: управл ющий вход 14.блока, тактовый вход 15 элока, первую группу выходов 16 блока , вторую группу вьЕХодов 17 блока , третью группу вькодов 18 блока. Каждый разр д регистра сдвига блока выработки синхросигналов содержит элементы И 19 и 20, триггер 21, элементы НЕ 22 и 23, элементы И 24 и 25, триггер 26, многовходовой элемент И 27, элемент НЕ 28, элементы И 29 и 30; в блоке 3 вьфаботки си гхросигналов - выходы 31-33 первой группы , выходы 34-36 второй группы, выходы 37-42 ;ретьей группы. Каждый блок сравнени  содержит элемент 43 сложени  по модулю два, элемент 44 задержки, элемент И 45, триггер 46. Устройство работает следующим образом. Задающий генератор 1 вьфабатывает эталонные синхросигналы посто нной длительности и частоты. Эталоннал последовательность поступает на входы элементоы 2 задержки, служащие дл  выравнивани  во времени синхросигналов между блоками 3 выработки синхросигналов. Блоки 3 выработки синхросигналов предназначены дл  выработки серии синхросигналов, которые служат дл  синхронизации работы логических узлов Блоки 4 сравнени  предназначены дл  контрол  выработки всех синхросигналов из второй серии, а также контрол  их временных параметров. Блок выработки синхросигналов работает следующим образом. На тактовый вход 15 сдвигающего регистра подаетс  непрерьшна  последовательность импульсов с выхода одного из злементов задержки, согласно которой сдвигающий регистр посто нно сдвигает наход щуюс  в регистре информацию. Установка одно го из триггеров 21 или 26 означает занесение единицы в данный разр д сдвигающе1о регистра и выработку соответствующего импульса первой серии синхросигналов. Одновременно с выработкой импульсов первой серии с помощью элементов И 29 и 30 вырабатываютс  импульсы второй серии синхросигналов путем конъюнкции соответствующих выходов блока выработки синхросигналов. При отсутствии сигнала по управл ющему входу 14 занесение единицы в младший разр д запрещено и в блоке 3 посто нно сдвигаетс  нулева  информаци , т.е. импульсы серии не вырабатываютс . При поступлении управл ющего си нала цо входу 14, чтобы не было искажени  длительности первого импульса синхросерии, сигнал 14 долж поступать во врем  неактивного пер ода сигнала 15, поступающего на та товый вход сдвигающего регистра и наличии активного полупериода по сигналу с выхода элемента И 19, ус гганавливаетс триггер 21, т.е. вырабатьгааетс  первый синхроимпульс серии. Выход триггера 21 активен п тому, что все разр ды регистра сдв га нулевые и выхОд элемента И 27 а тивен. После установки триггера 21 выход элемента И 27 становитс  не тивным и запрещает установку тригг ра 21 до тех пор, пока все триггер , не станут вновь нулевыми. Далее, по следующему неактивному по лупериоду сигнала устанавливаетс  триггер 26, поскольку становитс  активным выход элемента 27 (триггер 21 установлен и инвертирование сигнала на втором входе элемента 24 тоже дает активный сигнал). По второму (с момента поступлени ) активному полупериоду сигнала 15 устанавливаетс  триггер 21 и сбрасываетс  триггер 21, т.е. кончаетс  первый синхросигнал первой серии. Аналогично производитс  дальнейший сдвиг единицы и последовательна  выработка синхросигналов. После сброса предпоследнего из триггеров 2Ц21 при наличии управл ющего сигнала 14 вновь устанавливаетс  триггер 21 и начинаетс  нова  сери  синхросигналов . Серии синхросигналов следуют непрерывно и посто нно до тех пор, пока не снимаетс  сигнал по входу 14, после чего сдвигающий регистр завершает сдвиг записанной в начале цикла единицы по всем разр дам и устанавливает тем самым триггеры . и в исходное нулевое состо ние. При отсутствии сигнала по входу 14 (фиг. 2) занесение единицы в младший разр д регистра запрещено и серии тактовых синхроимпульсов не вырабатьшаютс . Одновременно с выработкой синхросигналов первой серии путем конъюнкции соответствую цих импульсов этой серии на входах элементов И 29 и 30 вырабатываютс  импульсы второй серии . Последовательность синхросигналов , вьфабатываемых блоком 3, показана на временных диаграммах (фиг. 4 и 5). Группа входов элемента 4J сложени  по модулю два(фиг.3)  вл ютс  импульсами второй серии блока выработки синхросигналов. Блок 4 сравнени  предназначен дл  контрол  выработки импульсов второй серии синхросигналов соответствующим блоком вьфаботки синхросигналов. Блок сравнени  работает следующим образом. Соответствующий блок выработки синхросигналов вырабатьшает первую и вторую серии синхросигналов (фиг. 5). Синхросигналы второй серии собираютс  на элементе 43 по модулю два. В каждый момент , 9 времени должен присутствовать только один синхросигнал из второй серии Если какой-либо из синхросигнала от сутствует или имеетс  перекрытие, превышакщее величину задержки на элементе 44, элемент И 45 вырабатывает импульс, который устанавливает триггер 46 (перед началом работы, т.е. до момента начала выработки та товьпс сигналов), сигналом по входу 12 сброса триггер 46 будет сброшен. На фиг. 5 приведена временна  ди аграмма следовани  всех серий синхро сигналов и срабатывание схем контрол  в случае.невыработки синхросигнала 39 во втором и третьем машинных циклах. I Контроль осуществл етс  следующим образом. Задающий генератор 1 посто нно и непрерывно вырабатывает эталонную последовательность импульсов, котора  поступает на входы элементов 2 задержки, с помощью которых выравниваетс  врем  поступлени  последовательности импульсов на входы блоков 3 выработки синхросигналов где при поступлении сигнала по входу 11 запуска на управл ющие входы 14 блоков 3 последние начинают вырабатывать первую и вторую серии синхроимпульсов . Вторые серии сй.нхросигналов каждого блока 3 выработки синхросигналов собираютс  на входы соответствующих блоков 4 сравнени , которые предварительно сигналом по входу 12 сброса приведены в исходное состо ние. Выходы блоков 4 сравнени  собраны на группу входов элемента ИЛИ 6 дл  того, чтобы зафиксировать ошибку синхросигналов второй серии триггером 7. Одновременно   последних импульсов 36 первой серии синхро сигналов каждого блока 3 выработки синхросигналов собираютс  на входы элемента И-НЕ 5. Если импульсы вырабатываютс  правильно (т.е. их параметры одинаковы и блоки выработки работают синхронно), в момент записи по информационному входу триггера 8 (вькодной сигнал с элемента И-НЕ 5 триггер 8 должен сброситьс  в ноль. Предварительно триггер 8 по синхросигналу с выхода первого блока 3 3310 устанавливаетс  в единицу. Если триггер не сбрасываетс  в момент поступлени  сигнала с выхода элемента И 10 (отрицательный полупериод выравненной эталонной последовательности импульсов ) в конце 1щкла, когда на выходе элемента И-НЕ 5 отсутствует сигнал, то триггер В останетс  установленным в единицу и в следующем цикле по сигналу 31 с выхода первого блока 3 выработки синхросигналов единица переписьгоаетс  в триггер 7. На выходе 13 сбо  устройства по вл етс  сигнал ошибки. Стробирование триггеров 7 и 8 подобрано так, чтобы момент установки триггера 8 в единицу не совпадал с моментом перезаписи в триггер 7. Технико-экономическа  эффективность от использовани  предлагаемого устройства заключаетс  в том, что оно обеспечивает наиболее полный и достоверный контроль схем с достаточно точной локализации места неисправности, что улучшает показатели надежности ЭВМ. Отсутствие в цеп х контрол  подстроечных элементов (линий задержек) также повьшшет надежность схем контрол  и уменьшает трудоемкость наладочного процесса . Ошибки синхронизации могут вызвать сбой в любом блоке машины и делают невозможным продолжение вычислений . Ранн   и точна  локализаци  ошибок уменьшает врем  поиска неисправности и последующее восстановление нормальной работы машины. Устройство позвол ет быстро и с достаточной степенью приближени  к месту и времени сбо  обнаружить ошибку в схемах синхронизации машины . Таким образом, удаетс  значительно уменьшить врем  восстановлени  устройства после отказа, которое  вл етс  одним из главных показателей надежности машины. Изобретение устран ет линии задержки и необходимость их корректировки при наладке каждого образца машины, что повышает достоверность и снижает трудоемкость наладки устройства.

(сип 11

(Си 2} Уг

(СиЗ) зг

35

(Cu5} J3

(Си б) 36

т

jBsm

JOL

2т (2 in

цин/11

/Zf

(СиП J/ (Си 2} jif (СиЗ) JZ

(Си Ч) 35 iCuSj Jj iCu6} 36

(TU1)37

(ru2)38

iruj)39

(TU4)IfO

(Ти )ff,

(ru6)чг.

ja.

JffiL

Фиг Ц Цинг

иинл 3

Claims (2)

1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ С КОНТРОЛЕМ, содержащее задаю-! щий генератор, η элементов задержки ( где и - число каналов), п блоков выработки синхросигналов, причем каждый блок выработки синхросигналов содержит регистр сдвига, многовходовой элемент И, причем ΐ-й разряд (где 1= 1, 2, ..., I.) регистра сдвига содержит четыре элемента И, два элемента НЕ, два триггера, причем выход задающего генератора соединен с входами элементов задержки, вход запуска устройства соединен с управляющими входами блоков выработки синхросигналов, первая группа выходов которых является первой группой выходов устройства, причём в каждом блоке выработки синхросигналов выходы первого и второго элементов И Λ-го разряда регистра сдвига соединены соответственно с единичным и нулевым входами первого триггера 4-го разряда регистра сдвига, выходы третьего и четвертого элементов И i-ro разряца регистра сдвига соединены соответственно с единичным и нулевым входами второго триггера

1-разряда регистра сдвига, выход первого триггера ( ί + 1)-го разряда регистра сдвига соединен с первым входом третьего элемента И ( < + + 1)-го разряда регистра сдвига и является ( ϊ + 1)-м выходом первой группы выходов блока выработки синхросигналов, второй вход третьего элемента И ΐ-го разряда регистра сдвига соединен с выходом первого элемента НЕ i-ro разряда регистра сдвига, выход второго элемента НЕ i-ro разряда регистра сдвига соединен с первым входом четвертого элемента И j-го разряда регистра сдвига, прямые выходы вторых триггеров разрядов с первого по (L1)-й регистра сдвига соединены с первыми входами вторых элементов И соответствующих разрядов регистра сдвига и с первыми входами первых элементов 'И послёдующих разрядов регистра сдвига соответственно, прямой выход первого триггера первого разряда регистра сдвига соединен со вторым входом третьего элемента И первого разряда регистра сдвига, со вторым входом четвертого элемента И .L -го разряда регистра сдвига и является первым выходом первой группы выходов блока выработки синхросигналов, инвёрсные выходы первых триггеров •i-χ разрядов регистра сдвига соединены соответственно? с входами многовходового элемента И, выход которого соединен с первым входом первого элемента И первого разряда регистра сдвига', прямой выход второго триггера Ц-го разряда регистра сдвига соединен с первым входом второго элемента И L-го разряда регистра сдвига, тактовый вход блока кыработ п, 1161933 ки синхросигналов соединен со вторыми входами первого и второго элементов И ϊ-го разряда регистра сдвига, с входами первого и второго элемента НЕ ί-го разряда регистра сдвига, управляющий вход блока выработки синхросигналов соединен с третьим входом первого элемента И первого разряда регистра сдвига, о т л и - чающееся тем, что, с целью повышения достоверности контроля, в устройство введено и блоков сравнения, элемент И-НЕ, элемент ИЛИ, элемент НЕ, элемент И, два триггера и в каждый разряд регистра сдвига блока выработки синхросигналов введен третий элемент НЕ, пятый и шестой элементы И, причем выходы элементов задержки со второго по ъ -й соединены соответственно с тактовыми входами блоков выработки синхросигналов, выход первого элемента задержки соединен с тактовым входом первого блока выработки синхросигналов и с входом элемента НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого триггера и с первым входом элемента ИЛИ, входы которого со второго по (п + 1)-й соединены соответственно с выходами блоков сравнения с первого по п-й, входы сброса всех блоков сравнения объединены и являются входом сброса устройства, третья группа выходов каждого блока выработки синхросигналов с первого по h-й соединена соответственно с группой входов каждого блока сравнения с первого по n-й и является второй группой выходов устройства, выход сбоя устройства соединен с выходом второго триггера, информационный вход которого соединен с выходом элемента ИЛИ, < синхровход второго триггера соединен с первым выходом первой группы выходов первого блока выработки синхросигналов, второй выход первой группы которого соединен с единич ным входом первого триггера, синхровход которого соединен с выходом элемента И, информационный вход первого триггера соединен с выходом элемента И-НЕ, L-й выход второй группы первого блока выработки синхросигналов соединен с единичным входом первого триггера, L-е выходы второй группы блоков выработки синхросигналов соединены соответственно с входами элемента И-НЕ, причем в каждом блоке выработки синхросигналов выход второго триггера i-ro разряда регистра сдвига соединен с входом третьего элемента НЕ, с первым входом пятого элемента И ί~го разряда регистра сдвига и является ί-м выходом второй группы выходов блока, прямой выход первого триггера i-ro разряда регистра сдвига соединен со вторым входом пятого элемента И и с первым входом шестого элемента И i-ro разряда регистра сдвига, второй вход которого соединен с выходом элемента НЕ i-ro разряда регистра сдвига, выходы шестого и пятого элементов И ί-го разряда регистра сдвига являются соответственно ,-м и (L ⁺ 1)-м выходом третьей группы выходов блока выработки синхросигналов.

2. Устройство по п. ^отличающееся тем, что блок сравнения содержит элемент сложения по модулю два, элемент И, элемент задержки, элемент ИЛИ и триггер, причем группа входов элемента сложения по модулю два является группой входов блока, установочный вход которого соединен с нулевым входом триггера, единичный вход которого соединен с выходом элемента И, первый вход которого соединен с инверсным выходом элемента сложения по модулю два и с входом элемента задержки, выход которого соединен со вторым входом элемента И, выход триггера является выходом блока.