SU1144108A1

SU1144108A1 - Device for hardware translation

Info

Publication number: SU1144108A1
Application number: SU833685020A
Authority: SU
Inventors: Владимир Алексеевич Мельников; Сергей Николаевич Краснощеков
Original assignee: Войсковая Часть 11284
Priority date: 1983-12-30
Filing date: 1983-12-30
Publication date: 1985-03-07

Abstract

УСТРОЙСТВО ДЛЯ АЛПАРАТУРНОЙ ТРАНСЛЯЦИИ, содержащее блок пам ти, регистр адреса, мультиплексор логических условий, первьп коммутатор, регистр выдачи, триггер пуска, триггер настройки, дешифратор настройки, генератор тактовых импульсов, первьм , второй, третий и четвертьй элементы И, причем единичный выходтриггера пуска соединен с входом генератора тактовых импульсов, первый вьосод которого соединен с первым входом первого элемента И, выход , первого элемента И соединен с .синхронизирующим входом регистра адреса, выходы разр дов которого соединены с адресным входом блока пам ти, выходы немодифицируемых разр дов адреса и выход модифицируемого разр да адреса блока пам ти соединены соответ ственно с входами немодифицируемых разр дов адреса первого информационного входа первого коммутатора и с первым информационным входом мультиплексора логических условий, выход которого соединен с входом модифицируемого разр да адреса первого информационного входа первого коммутатора, выход первого коммутатора соединен с информационным входом регистра адреса, выход кода логических условий блока пам ти соединен с управл ющим входом мультиплексора логических условий, вход логических условий устройства соеди-г нен с вторым информационным входом мультиплексора логических условий, вход слова устройства соединен с вторым информационным входом первого коммутатора, выход конца преобразовани входного слова регистра выдачи соединен с разрешакнцим входом первого коммутатора, вькод конца работы регистра выдачи соединен с входом установки в О триггера пус (Л ка, выходы разр дов регистра выдачи . вл ютс выходами устройства, от-, личающеес тем, что, с целью повьшени гибкости базиса слов выходного зыка путем выстраивани в требуемом пор дке отдельных слогов выходного слова, в него введены бло4 4iii ки пам ти слогов выходных слов, запоминакщий блок настройки, пересчетньй блок, второй коммутатор, блок коммутации, причем вход пуска уст00 ройства соединен с входом установки в 1 триггера пуска, а вход настройки устройства соедииен с входом установки в 1 триггера настройки, единичный выход которого соединен с вторым входом первого элемента И, с первыми входами второго, третьего и четвертого элементов И и с разрешающим входом второго коммутатора, нулевой выход триггера настройки соединен с входами обращени блока пам ти и блоков пам ти слогов выходDEVICE FOR ALPARATE TRANSMISSION containing a memory block, address register, logical conditions multiplexer, first switch, output register, start trigger, setup trigger, decoder, clock generator, first, second, third and fourth elements And, with a single trigger trigger connected to the input of the clock pulse generator, the first video of which is connected to the first input of the first element AND, the output of the first element AND is connected to the synchronizing input of the address register, the outputs of bits to the output of the unmodifiable address bits and the output of the modified bit of the memory block address are connected respectively to the inputs of the unmodifiable address bits of the first information input of the first switch and the first information input of the logical conditions multiplexer whose output is connected the input of the modified bit of the address of the first information input of the first switch, the output of the first switch is connected to the information input of the address register, the output to The logical condition of the memory unit is connected to the control input of the logical conditions multiplexer, the logical conditions input of the device is connected to the second information input of the logical conditions multiplexer, the device word input is connected to the second information input of the first switch, the output of the output word of the output register of the output register is connected with the enable of the input of the first switch, the end code of the output register is connected to the input of the installation in the trigger o start (L ka, the outputs of the discharge register bits). are outputs of the device, characterized in that, in order to increase the flexibility of the basis of the output language words by building in the required order of the individual syllables of the output word, memory blocks of output word syllables are inserted into it, a memory tuning unit, a recalculated block , the second switch, the switching unit, with the device start input connected to the installation input of 1 start trigger, and the device setup input is connected to the installation input of 1 setting trigger, the unit output of which is connected to the second input of the first lementa And, the first inputs of the second, third and fourth AND gates and permitting the second switch input, zero-output of flip-flop coupled to the tuning inputs of handling memory block and the memory block output syllables

Description

ных слов, второй выход генератора тактовых импульсов соединен с вторы входом второго элемента И и с вторым входом четвертого элемента И, первый выход генератора тактовых импульсов соединен с вторым входом третьего элемента И, выход которого соединен с входом записи запоминающего блока настройки, выход второго элемента И соединен с синхронизирующим входом регистра вьщачи, единичный выход триггера пуска соединен с входом обращени запоминающего блока настройки, выход четвертого элемента И соединен с входом пересчетного блока, информационньй выход которого соединен с первым информационным входом второго коммутатора , выход второго коммутатора соединен с адресным входом запоминающего блока настройки, выход которого соединен с входом дешифратора настройки, выход дешифратора }шстройки соединен с разрешающим входом блока коммутации, выходы которого соединены с соответствующими информционными входами регистра выдачи, управл ющий выход пересчетного блока соединен с входом установки в О триггера настройки, вход настройки устройства соединен с информационным входом запоминающего блока настройки , выход адреса настройки блока пам ти соединен с вторым информационным входом второго коммутатора, выходы адресов слогов выходных слов блока пам ти соединены с адресными входами соответствующих блоков пам ти слогов- выходных слов, выходы блоков пам ти слогов выходных слов соединены соответственно с информационными входами блока коммутации, приче пересчетньп блок содержит одновибратор , элемент И и счетчик, выходы разр дов которого подключены к информационному выходу блока и к входам элемента И, выход которого соединен ;С входом одновибратора, выход которого подключен к установочному входу счетчика и к управл ющему выходу блока, счетньп вход счетчика вл етс входом блока.words, the second output of the clock pulse is connected to the second input of the second element I and the second input of the fourth element I, the first output of the clock generator is connected to the second input of the third element I, the output of which is connected to the recording input of the memory tuning unit, the output of the second element AND connected to the synchronization input of the register; a single trigger trigger output is connected to the access input of the memory tuning unit; the output of the fourth element I is connected to the input of the counting unit; The national output of which is connected to the first information input of the second switch, the output of the second switch is connected to the address input of the memory tuning unit, the output of which is connected to the input of the configuration decoder, the output of the decoder} tuning is connected to the enabling input of the switching unit, the outputs of which are connected to the corresponding information inputs of the output register , the control output of the scaling unit is connected to the setup input in About the setup trigger, the device setup input is connected to the information input memory setting unit, the output address of the memory unit setting is connected to the second information input of the second switch, the output addresses of the syllables of the output words of the memory block are connected to the address inputs of the corresponding memory blocks of the syllables-output words, the outputs of the memory blocks of the syllables of the output words are connected respectively to the information the inputs of the switching unit, and the recalculated block contains a single vibrator, the element And and the counter, the outputs of which bits are connected to the information output of the block and to the inputs of the element And, output d is connected; C input of monostable multivibrator, whose output is connected to the mounting entry counter and output to the control unit schetnp counter input is an input unit.

Изобретение относитс к вычислительной технике и может быть использовано в системах непосредственной реализации зыков высокого уровн , а также в системах с диалоговым режимом разработки, отладки и выполнени программ, в аппаратных трансл торах (эмул торах, интерпретаторах),The invention relates to computing and can be used in systems for the direct implementation of high-level languages, as well as in systems with interactive development, debugging and program execution, in hardware translators (emulators, interpreters),

Известно устройство, которое содержит регистр приема, регистр выдачи , блок пам ти, блок элементов И, причем выходы регистра приема соединены через дешифратор с входами блока пам ти, перва группа выходов которого соединена через регистр выдачи с выходом устройства A device is known which contains a reception register, a output register, a memory block, a block of elements, And, the outputs of the reception register are connected via a decoder to the inputs of a memory block, the first group of outputs of which is connected to the output register with a device output.

Недостатками указанного устройств вл ютс его низкие функциональные возможности, обусловленные ограниченным ,- классом преобразований слов выходного зыка и большим временем преобразовани ,The disadvantages of this device are its low functionality due to the limited class of word language word conversions and long conversion time.

Кроме того, устройству присуща и низка экономичность, обусловленна In addition, the device is inherent and low efficiency, due to

большим объемом блока пам ти слов выходного зыка, в котором длд каждого входного слова записана соответствующа последовательность слов на выходном йыке. Поэтому если одно и то же слово (оператор) выходного зыка присутствует в нескольких последовательност х , эквивалентных различным входным словам, то данное слово, должно быть записано в блоке пам ти несколько раз. Это приводит к большой избыточности информации в блоке пам ти и, как следствие, к снижению его экономичности.a large volume of the memory block of words in the output language, in which, for each input word, the corresponding sequence of words in the output language is written. Therefore, if the same word (operator) of the output language is present in several sequences equivalent to different input words, then the given word must be written in the memory block several times. This leads to a large redundancy of information in the memory block and, consequently, to a decrease in its efficiency.

Известно устройство дл преобразовани (трансл ции) кодов с одного зыка на другой, содержащее блок пам ти, дешифратор, регистр выдачи, модификатор адреса, блок выбора режима , блок разрешени преобразовани , блок элементов И, ИЛИ, элементы задержки , регистр логических условий, преобразователь кодов, блок сравнени , триггер блокировки, счетчик з . 3 Недостатком такого устройства вл етс его сложность, а также невозможность расширени списка выход ных слов при расширении макрофункций системы. Введение новых входных слов зыка приводит к необходимости изменени блока пам ти устройства , что снижает его гибкость и, следовательно, область применени . Наиболее близким ло технической сущности к изобретению вл етс уст ройство дл аппаратурной трансл ции содержащее элементы И, блок пам ти , информационные входы которого соединены с первой группой информационных входов устройства, а вход записи подключен к первому входу синхроимпульсов устройства, информа ционные выходы блока пам ти подключены к первой группе входов регистра выдачи, втора группа входов которого подключена к выходам регистров символа, информационные входы которых соединены с второй группой информационных входов устро ства, выходы регистра выдачи вл ютс вькодами устройства, схему сравнени , два регистра адпеса, дешифратор кода пробела, два тригге ра, генератор пр моугольных импульсов , элементы задержки и дешифратор входы KOTQporo соединены соответственно с выходами первого регистра адреса, а выходы подключены соответ ственно к управл ющим входам регист ров символов, выходы которых подклю чены к первой группе входов схемы сравнени , втора группа .входов которой соединена с информационными выходами блока пам ти, информационные входы первого и второго регистр адреса подключены к информационным выходам блока пам ти, втора группа информационных входов устройства подключена к входам дешифратора кода пробела, выход которого соединен с первым входом первого триггера и с первым входом генератора пр моугольных импульсов, выход которого соединен с входом считывани блока пам ти и через первый элемент задер ки с входом второго элемента задерж ки и с первыми входами первого и вт рого элементов И, выход первого эле мента И подключен к второму входу генератора пр моугольных импульсов, к первым управл ющим входам приема первого регистра адреса и регистра 84 вьщачи, выход второго элемента И соединен с управл кндим входом схемь( сравнени , первьм выход которой соединен с первым счетным входом второго регистра адреса, второй выход соединен с управл ющим входом приема второго регистра адреса и с вторым управл ющим входом приема первого регистра адреса, выходы второго регистра адреса соединены соответственно с адресными входами блока пам ти,, вход установки исходного состо ни устройства соединен с установочными входами первого и второго триггеров и с первым входом элемента ИЛИ, второй вход синхроимпульсов устройства соединен с вторым входом первого триггера и с первыми входами третьего и четвертого элемен тов И, первьй и второй выходы условий блока пам ти подключены соответственно к первому входу второго триггера и к первому входу п того элемента И, первьп вход синхроимпульсов устройства через третий элеMeftT задержки соединен с вторым счетным входом второго регистра адресу, первый выход первого триггера соединен с вторым входом четвертого элемента И, второй выход подключен к второму входу третьего элемента И и к входу выбора приема-вьщачи регистров символа, второй вход второго триггера и вход управлени выдачей регистра вьщач-и соединен с выходом шестого элемента И, первый выход второго триггера соединен с первым входом шестого элемента И и « с вторыми входами первого и п того элементов И, второй выход второго триггера подключен к второму входу второго элемента И, выход второго элемента задержки соединен с третьим входом п того элемента И и через четвертьй элемент задержки с вторым входом шестого элемента И, выход третьего элемента И подключен к счетному входу первого регистра адреса , выход четвертого элемента И соединен с вторым входом элемента ИЛИ, выход которого подключен к установочным входам перпого и второго регистров адреса, выход п того элемента И соединен с вторым управл н цим входом приема регистра выдачи (3j . Недостатком известного устройства вл етс низка гибкость форми . руемого этим устройством базиса сло выходного зыка. Низка гибкость устройства обусловлена тем, что структура устройст ва не обеспечивает многократную интерпретацию множества выходных слов (базиса слов выходного зыка), т.е коды выходньт слов, хранимые в блок пам ти, не могут быть использованы дл формировани других выходных слов, которые необходимо ввести, на пример, при увеличении списка выходных слов (при расширении макрофункций системы преобразовани ) или при введении новых входных зыков. Это существенно сужает область прим нени устройства. Гибкость базиса слов выходного зыка, формируемого устройством, может быть оценена формулой I - , МБ где М - множество выходных слов, формируемых устройством М, - моцность базиса. В известном устройстве М.. М поэтому L 1. При изменении макро функций системы (например, при вве дении новых входных зыков) в известном устройстве необходимо увеличить объем блока пам ти это.при водит к существенному увеличению затрат оборудовани и, как следств снижению надежности. Увеличение гибкости базиса слов выходного при расширении набора макрофункций может быть обе печено без увеличени его мощности Однако эта возможность в известном устройстве не реализуетс . Вследствие низкой гибкос.ти бази са слов выходного зыка оно имеет существенно более узкую область пр менени . Цель изобретени - повышение ги кости базиса слов выходного зыка путем выстраивани в требуемом пор дке отдельных слогов выходного слова. Поставленна цель достигаетс тем, что в устройство, содержащее блок пам ти, регистр адреса, муль типлексор логических условий, первый коммутатор, регистр выдачи, триггер пуска, триггер настройки, дешифратор настройки, генератор та товьк импульсов, первьш, второй, третий и четвертый элементы И, при 86 чем единйчньп выход триггера пуска соединен с входом генератора тактовых импульсов, первьш выход которого соединен с первым входом первого элемента И, выход первого элемента И соединен с синхронизирующим входом регистра адреса, выходы разр дов которого соединены с адресным входом блока пам ти, выходы немодифицируемых разр дов адреса и выход модифицируемого разр да адреса блока пам ти соединены соответственно с входами немодифицируемых разр дов адреса первого информационного входа первого коммутатора и с первым информационным входом мультиплексора логических условий, выход которого соединен с входом модифицируемого разр да адреса первого информационного входа первого коммутатора, вьсход первого коммутатора соединен с информационным входом регистра адреса, выход кода логических условий блока пам ти соединен с управл ющим входом мультиплексора логичес ких условий, вход логических условий устройства соединен с вторым информационным входом мультиплексора логических условий, вход слова устройства соединен с вторым информационным входом первого коммутатора , выход конца преобразовани входного слова регистра выдачи соединен с разрешающим входом первого коммутатора , выход, конца работы регистра выдачи соединен с входом установки в О триггера пуска, выходы разр дов регистра выдачи вл ютс выходами устрой ства, введены блоки пам ти слогов выходных слов, запоминающий блок настройки, пересчетный блок, второй коммутатор, блок коммутации , причем вход пуска .устройства соединен с входом установки в 1 триггера пуска, а вход настройки устройства соединен с входом-установки в 1 триггера настройки, единичный выход которого соединен с вторым входом первого элемента И, с первыми входами второго, третьего и четвертого элементов И и с разрешающим входом второго коммутатора, нулевой выход триггера настройки соединен с входами обращени блока пам ти и блоков пам ти слогов выходных слов, второй выход генератора тактовых импульсов соединен с вторым входом второго элемента И и с вторым входомA device for converting (translating) codes from one language to another is known, comprising a memory block, a decoder, an issue register, an address modifier, a mode selection block, a conversion resolution block, AND, OR block, delay elements, logical condition register, converter. codes, comparison block, lock trigger, counter, h. 3 The disadvantage of such a device is its complexity, as well as the impossibility of expanding the list of output words when expanding the macro functions of the system. The introduction of new language input words necessitates a change in the device's memory block, which reduces its flexibility and, consequently, its scope. The closest technical entity to the invention is an apparatus for hardware broadcasting containing elements AND, a memory block, whose information inputs are connected to the first group of information inputs of the device, and a recording input connected to the first input of the device clock pulses. connected to the first group of inputs of the output register, the second group of inputs of which is connected to the outputs of the character registers, whose information inputs are connected to the second group of information inputs devices, outputs of the output register are device codes, a comparison circuit, two reges registers, a space code decoder, two triggers, a square pulse generator, delay elements, and a decoder KOTQporo inputs are connected to the outputs of the first address register, respectively, and the outputs are connected respectively To the control inputs of the character registers, the outputs of which are connected to the first group of inputs of the comparison circuit, the second group of inputs of which are connected to the information outputs of the memory block, the information inputs of the first and The second address register is connected to the information outputs of the memory block, the second group of information inputs of the device is connected to the inputs of the code space decoder, the output of which is connected to the first input of the first trigger and to the first input of the square pulse generator, the output of which is through the first element of the delay with the input of the second element of the delay and with the first inputs of the first and second elements AND, the output of the first element AND is connected to the second input of the square pulse generator, to the first control inputs of the reception of the first register of the address and the register 84, the output of the second element I is connected to the control input of the circuit (the comparison, the first output of which is connected to the first counting input of the second address register, the second output is connected to the control input of the second address register and with the second control input input of the first address register, the outputs of the second address register are connected respectively to the address inputs of the memory block. The input of the installation of the initial state of the device is connected to the installation input The first and second triggers and the first input of the OR element, the second input of the device clock pulses are connected to the second input of the first trigger and the first inputs of the third and fourth elements AND, the first and second outputs of the memory block are connected respectively to the first input of the second trigger and the first input of the first element, And, the first input of the device clock is connected to the second counting input of the second register by the third elefteTT of the device; the first output of the first flip-flop is connected to the second input of the fourth elef And the second output is connected to the second input of the third element And to the input of the selection of the register of the character registers, the second input of the second trigger and the control output of the register output is high and connected to the output of the sixth element And, the first output of the second trigger is connected to the first input of the sixth And with the second inputs of the first and fifth elements And, the second output of the second trigger is connected to the second input of the second element And, the output of the second delay element is connected to the third input of the fifth And element and through the quarter delay element with the second input of the sixth element AND, the output of the third element AND is connected to the counting input of the first address register, the output of the fourth element AND is connected to the second input of the OR element, the output of which is connected to the installation inputs of the first and second address registers, the output of the fifth AND element is connected to the second control of the input of the register of issue (3j. A disadvantage of the known device is the low form flexibility. basis of the output language layer by this device. The low flexibility of the device is due to the fact that the structure of the device does not provide multiple interpretations of the set of output words (output word base), that is, output word codes stored in the memory block cannot be used to form other output words that need to be entered. For example, when increasing the list of output words (when expanding the macro-functions of the transformation system) or when introducing new input languages. This significantly narrows the application area of the device. The flexibility of the basis of the words of the output language formed by the device can be estimated by the formula I -, MB where M is the set of output words formed by the device M, is the power of the basis. In the known device M .. M, therefore, L 1. When the macro functions of the system change (for example, when introducing new input languages) in a known device, it is necessary to increase the size of the memory block. This leads to a significant increase in equipment costs and, as a consequence, a decrease in reliability . Increasing the flexibility of the output word base when expanding the set of macro functions can be both pecheno without increasing its power. However, this feature is not realized in the known device. Due to the low flexibility of the output language, it has a significantly narrower region of application. The purpose of the invention is to increase the accuracy of the basis of the words of the output language by arranging in separate order the individual syllables of the output word. The goal is achieved by the fact that the device containing the memory block, address register, logic conditions multiplexer, first switch, output register, start trigger, tuning trigger, tuning decoder, pulse generator, first, second, third, and fourth elements And, at 86, the single trigger trigger output is connected to the input of a clock generator, the first output of which is connected to the first input of the first element AND, the output of the first element AND is connected to the synchronizing input of the address register, the outputs The ports of which are connected to the address input of the memory unit, the outputs of the unmodifiable address bits and the output of the modified bit address of the memory block are connected respectively to the inputs of the unmodified address bits of the first information input of the first switch and the first information input of the logical conditions multiplexer, the output of which is connected to the input of the modified bit of the address of the first information input of the first switch; the output of the first switch is connected to the information input of the address register, output The logical code of the memory block is connected to the control input of the logical conditions multiplexer, the logical conditions input of the device is connected to the second information input of the logical conditions multiplexer, the device word input is connected to the second information input of the first switch, the output of the output register of the output register is connected the enable input of the first switch, the output of the end of the issue register is connected to the setup input on the start trigger, the bits of the output register are device outputs, memory blocks of output word syllables are entered, a memory tuning unit, a scaling unit, a second switch, a switching unit, the start input of the device connected to the installation input of 1 trigger trigger, and the setting input of the device connected to the input setting 1 trigger setup, a unit output of which is connected to the second input of the first element And, with the first inputs of the second, third and fourth elements And, and with the enabling input of the second switch, zero output of the setup trigger connected to the inputs reversed and memory block and memory blocks of syllables of output words, the second output of the clock pulse generator is connected to the second input of the second element And and to the second input

четвертого элемента. И, первый выход генератора тактовых импульсов соединен с вторым входом третьего элемента И, выход которого соединен с входом записи запоминающего блока настройки, выход второго элемента И соединен с синхронизирующим входом регистра выдачи, единичный выход триггера пуска соединен с входом обращени запоминающего блока настройки ,выход четвертого элемента И соедине с входом пересчетного блока, информационньй выход которого соединен с первым информационным входом второго коммутатора, выход второго крммутатора соединен с адресным входом запоминак-щего блока настройки, выход которого соединен с входом дешифратора настройки, выход дешифратора настройки соединен с разрешающим входом блока коммутации, выходы которого соединены с соответствующими информационными входами регистра выдачи , управл ющий выход пересчетного блока соединен с входом установки в О триггера настройки, вход настройки устройства соединен с информационным входом запоминающего блока .настройки, выход адреса настройки блока нам ти соединен с вторым информационным входом второго коммутатора, выходы адресов слогов выходных слов блока пам ти соединены с адресными входами соответствук цих блоков пам ти слогов выходньк слов, выходы блоков пам ти слогов выходных слов соединены соответственно с информационными входами блока коммутации , причем пересчетный блок содержит одновибратор, элемент И и счетчик , выходы разр дов которого подключены к информационному выходу блока и к входам элемента И, выход которого соединен с входом одновибратора , выход которого подключен к установочному входу счетчика и к управл кицему выходу блока, счетньй вход счетчика вл етс входом блока.fourth element. And, the first output of the clock pulse generator is connected to the second input of the third element I, the output of which is connected to the recording input of the storage tuning unit, the output of the second element I is connected to the synchronization input of the output register, the single output of the start trigger is connected to the reverse input of the storage tuning unit, the fourth output element And connected to the input of the counting unit, the information output of which is connected to the first information input of the second switch, the output of the second switch is connected to the address input the home of the memory setting unit, the output of which is connected to the input of the setting decoder, the output of the setting decoder is connected to the enable input of the switching unit, the outputs of which are connected to the corresponding information inputs of the output register, the control output of the counting unit is connected to the setting input O of the setting trigger, input device settings are connected to the information input of the memory block. settings, the output of the block settings address is connected to the second information input of the second switch; The output addresses of the syllables of the output words of the memory block are connected to the address inputs of the corresponding memory blocks of the syllables of the output words, the outputs of the memory blocks of the syllables of the output words are connected respectively to the information inputs of the switching unit, the counting block containing the one-shot, the And element and the counter, and the bit outputs which is connected to the information output of the block and to the inputs of the element I, the output of which is connected to the input of the one-shot, the output of which is connected to the installation input of the counter and to the control output of the block The counting counter input is a block input.

На фиг, 1 представлена функциональна схема устройства; на фиг.2 функциональна схема пересчетного блока; на фиг. 3 - функциональна схема блока коммутации дл формировани выходного слова, состо щего из трех слогов (частей слова). Fig, 1 shows a functional diagram of the device; figure 2 is a functional diagram of the counting unit; in fig. 3 is a functional block diagram of a switching unit for generating an output word consisting of three syllables (parts of a word).

Устройство содержит блок 1 пам ти , блоки 2 пам ти слогов выходных слов, запоминающий блок 3 настройки , пересчетный блок 4, регистр 5 адреса, регистр 6 выдачи, первый коммутатор 7, блок 8 коммутации, второй коммутатор 9, мультиплексор 10 логических условий, дешифратор 11 настройки, триггер 12 пуска, триггер 13 настройки, генератор 14 тактовых импульсов, элементы И 15-18, вход 19 логических условий, управл ющий вход 20 устройства, содержащий вход пуска и вход настройки устройства, вход 21 слова устройства, вход 22 настройки устройства, выходы 23 устройства , св зи 24 и 25, одновибраторThe device contains a block of 1 memory, blocks 2 of memory of syllables of output words, a memory setting block 3, counting block 4, address register 5, issue register 6, first switch 7, switching block 8, second switch 9, logical conditions multiplexer 10, decoder 11 settings, trigger 12, trigger 13 settings, generator 14 clock pulses, elements 15-18, input 19 of logic conditions, control input 20 of the device, containing the start input and device setting input, device 21 input words, device setting input 22 , outputs 23 devices zi 24 and 25, one-shot

26,счетчик 27, элемент И 28, группу элементов ИЛИ 29, группу элементов И 30, группу элементов ИЛИ 3.1.26, counter 27, element AND 28, group of elements OR 29, group of elements AND 30, group of elements OR 3.1.

Элемент Н 28 формирует единичный сигнал при записи в счетчик 27. кода, соответствующего числу линеек в запоминающем блоке 3. Например, если в этом блоке используетс 200 линеек дл хранени кодов настройки, то элемент И сформирует сигнал при записи в счетчик 27 кода 11001000. Дл этого к пр мым входам элемента И подключаютс выходы четвертого, седьмого и восьмого разр дов счетчикаElement H 28 generates a single signal when writing to the counter 27. a code corresponding to the number of rulers in the storage unit 3. For example, if this block uses 200 lines to store tuning codes, then the element And generates a signal when writing to the counter 27 of the code 11001000. For This to the direct inputs of the element And connect the outputs of the fourth, seventh and eighth bits of the counter

27,а к инверсным входам - выходы первого, второго, третьего, п того и шестого разр дов счетчика 27.27, and to the inverted inputs - the outputs of the first, second, third, fifth, and sixth bits of the counter 27.

Блок 1 пам ти предназначен дл хранени адресов слогов выходных слов, а также адресов настройки дл каждого выходного слова.Memory unit 1 is designed to store the addresses of the syllables of the output words, as well as the tuning addresses for each output word.

Блоки 2 пам ти слогов выходных слов предназначены дл хранени отдельных частей (слогов) выходных слов.Blocks 2 of the memory of the syllables of the output words are intended for storing separate parts (syllables) of the output words.

Запоминающий блок 3 настройки : предназначен дл хранени информации о кодах настройки формируемых выходных слов из отдельных слогов.Storage unit 3 settings: designed to store information about the codes of the configuration of the generated output words from individual syllables.

Пересчетньй блок 4 предназначен дл формировани кодов адресов запоминающего блока 3 настройки при .записи в него настроечной информацииRecalculated block 4 is designed to form the address codes of the storage block 3 settings when recording setup information in it

Регистр 5 адреса служит дл формировани кода адреса, по которому необходимо произвести выборку информации из блока 1 .The address register 5 is used to form the address code by which it is necessary to extract information from block 1.

Регистр 6 вьщачи предназначен дл хранени сформированного из отдельных слогов выходного слова.Register 6 is intended to store the output word formed from the individual syllables.

Коммутатор 7 предназначен дл коммутации адреса очередного выходно го слова. При отсутствии признака на выходе 23 окончани преобразовани 9 входного слова регистра 6 выдачи на регистр 5 адреса поступает адрес с выхода блока 1 пам ти и мультиплексора 10. В противном случае в регис 5 адреса записываетс код очередног входного слова, определ ющий адрес первого выходного слова. Блок 8 коммутации предназначен дл формировани выходного слова от дельных слогов в зависимости от кода настройки, поступающего с выходо дешифратора 11 настройки. Коммутатор 9 служит дл коммутации адреса настройки. При наличии сигнала настройки адрес через коммутатор 9 поступает с выхода блока 4 при записи информации в запоминаю щий блок 3 настройки с входа 22 устройства. В рабочем режиме при отсутствии сигнала настройки адрес информации кодов настройки поступает с выхода блока 1 пам ти. Мультиплексор 10 логических условий предназначен дл формировани значени модифицируемого разр да адреса выходного слова, поступающего на вход 24 мультиплексора 10, ко торый реализует следующую логическу функцию у + Хзг, + XjZj + ... + где у - вькодной сигнал мультигшек сора 10; - конъюнкци 0, , ос л , соответствующа коду с выхода блока 1 пам ти, разрешающеь-гу прохождение модифицируемого адресного разр да а без изменеНИИ; 2 1 , Ф 25 v 3 3 Xj «1.15 ). 2 oi3 3 i «X. 2 Ot- 3 , Oi-t КОНЪЮНКЦИИ, соответствующие кодам, определ ющим прохождение на выход мультиплексора 10 одного из сигнало логических условий z,, z , z , -z с входа 19 логических условий. Дешифратор 11 используетс дл формировани сигнала настройки выходного слова из отдельных слогов. Триггер 12 примен етс дл запус ка генератора 14, включение которого происходит по сигналу пуска с дхода 20 устройства, а выключение 08 10 по сигналу конца работы с выхода регистра 6 выдачи. Кроме того, триггер 12 разрешаем проводить выборку информации из запоминающего блока 3 настройки. Триггер 13 предназначен дл формировани сигнала разрешени работы устройства в режиме настройки. Генератор 14 служит дл синхронизации работы устройства. На его выходах формируютс первьм и второй тактовые импульсы. Элементы И 15 и 16 предназначены дл управлени считыванием информации из блока 1 пам ти и блоков 2 пам ти слогов выходных слов и вьщачи сформированного вЕ 1ходного слова в рабочем режиме на выход 23 устройства . Элемент И 17 предназначен дл управлени записью информации в запоминающий блок 3 настройки с входа 22 устройства в режиме настройки. Элемент И 18 предназначен дл управлени блоком 4 в р.ежиме настройки . I Устройство может функционировать в двух режимах: режиме настройки и рабочем режиме. В исходном состо нии элементы пам ти устройства наход тс в нулевом состо нии, за исключением триггера регистра 6 выдачи, соответствующего выходу конца преобразовани . В режиме настройки с входа 20 устройства на входы установки в 1 триггеров 12 и 13 поступает импульс, котор-ый переводит их в единичное состо ние, с входа 22 устройства поступает информаци , которую необходимо записать в запоминающий блок 3 настройки. Первый тактовый импульс с выхода генератора 14 через элемент И 17 разрешает запись информации с входа 22 в нулевую чейку запоминающего блока 3 (адрес, по которому происходит запись информации, поступает с выхода блока 4 через коммутатор 9 на вход запоминающего блока 3 настройки). Второй тактовый импульс с выхода генератора 14 через элемент И 18 увеличит содержимое блока 4 на 1 и тем самым подготовит очередной адрес запоминающему блоку 3 настройки дл записи информации с входа 22 устройства. Очередным тактовым импульсом производитс запись информации настройки с входа 22 в 11 запоминающий блок 3 настройки по адресу, сформированному в блоке 4. Далее режим настройки проходит аналогично рассмотренному. Запись информации в блок 3 происходит до тех пор, пока с выхода блока 4 не сформируетс импульс окончани процесса записи информации в запоминаю щий блок 3 настройки. Этот игшульс с выхода блока 4 поступает на вход установки в О триггера 13, и устройство переходит в рабочий режим функциониров ни . При функционировании устройства в рабочем режиме с входа 21 через коммутатор 7 в регистр ,5 адреса заноситр входное слово, определ ющее . начальный адрес последовательности слов выходного зыка. Тактовьп импульс выхода генератора 14 через элемент И 15 поступает на синхронизирующий вход регистра 5 адреса и тем самым производит выборку информации из блока .1 пам ти. С блока 1 пам ти выдаетс слово, определ к5щее , во-первых, адрес очередного слова, во-вторых, адреса слогов выходного слова и, в-третьих, адрес линейки с требуемым кодом настройки вьосодного слова. Информаци об адре се очередного слова вьщаетс с выходов блока 1 пам ти. Если очередное слово вл етс словом линейной последовательности, то адрес очеред ного слова с блока 1 пам ти через коммутатор 7 заноситс в регистр 5 адреса. Если очередное слово вл ет с словом, при котором процесс преобразовани может пойти в зависимос ти от определенных условий, то адре очередного слова на выходе блока 1 пам ти содержит посто нную часть и один модифицируемьй разр д. . Посто нна часть кода поступает непосредственно на инфорнационньй вход коммутатора 7, а модифицируемьв разр д поступает на вход мультиплек сора 10 логических условий. Если провер емое логическое условие выполнилось (х 1), то младший разрьщ адреса очередного слова принима ет единичное значение, и сформированный адрес очередного слова при отсутствии признака конца преобразо вани входного слова через коммута ,тор 7 записываетс в регистр 5 адреса . При поступлении адресов слогов выходного слова с выходов блока 1 0812 на выходах блоков 2 пам ти формируютс слоги выходного слова, которые поступают на входы блока 8 коммутации . Одновременно с выдачей адресов слогов выходного слова с блока 1 пам ти вьщаетс адрес настройки. Этот адрес через коммутатор 9 поступает на вход запоминающего блока 3 наст- ростки. Запоминающий блок 3 настройки представл ет регистров, в которые записана информаци о перестройках слогов того или иного выходного слова. По адресу с выхода блока Iпам ти сосчитываетс код настройки слогов из запоминающего блока 3 наст-, ройки. На одном из выходов дешифратора I1настройки по вл етс сигнал, . .поступающий на вход блока 8 коммута- ции и определ киций расположение отдельных слогов в выходном слове. Сформированное из отдельных слогов выходное слово с выходов блока 8 коммутации заноситс в регистр 6 вьщачи. По тактовому импульсу, поступающему с выхода генератора 14 через элемент И 16, выходное слово с регистра 6 вьщаетс на выход 23 устройства. Аналогичным образом устройство функционирует до вьщачи последнего выходного слова. С вьщачей последнего выходного слова на выход 23 устройства вьщаетс метка-признак окончани преобразовани входного слова. Данна метка поступает на вход коммутатора 7 и разрешает тем самым запись нового входного слова с входа 21 устройстве дл дальнейшего его преобразовани в множество вь1ходных слов. Преобразование входного слова осуществл етс аналогично рассмотренному. При вьщаче последнего выходного слова предложени с выхода 23 вьщаетс метка конца работы, котора поступает на вход установки в О триггера 12 пуска. Устройство переходит в исходное состо ние и готово к дальнейшей работе. Если после вьщачи очередного выходного необходимо осуществить перенастройку слогов выходных слов, то на вход 20 поступает единичный сигнал, перевод щий устройство в режим настройки. Таким образом, рассмотренное устройство дл аппаратурной трансл ции позвол ет осуществить процесс пре- образовани слов входного зыка вSwitch 7 is designed to switch the address of the next output word. In the absence of a sign at the output 23 of the end of conversion 9 of the input word of the output register 6, the address register 5 receives the address from the output of memory block 1 and multiplexer 10. Otherwise, the next input word code defining the address of the first output word is written to the address reg 5. Switching unit 8 is designed to form the output word from individual syllables depending on the setting code coming from the output of the setting decoder 11. Switch 9 serves to switch the address of the setting. If there is a setting signal, the address through the switch 9 comes from the output of block 4 when writing information to the memory setting block 3 from the input 22 of the device. In the operating mode, when there is no tuning signal, the address of the tuning code information comes from the output of memory block 1. The multiplexer 10 logical conditions is intended to form the value of the modifiable bit of the address of the output word supplied to the input 24 of the multiplexer 10, which implements the following logical function y + Xzg, + XjZj + ... + where y is the output signal of the multipack 10; - conjunction 0,, os l, corresponding to the code from the output of memory block 1, permitting the passage of the modified address bit a without modification; 2 1, Ф 25 v 3 3 Xj (1.15). 2 oi3 3 i «X. 2 Ot-3, Oi-t CONJUNCTIONS corresponding to the codes defining the passage to the output of multiplexer 10 of one of the logical conditions z ,, z, z, -z from the input 19 of logical conditions. A decoder 11 is used to generate an output word tuning signal from individual syllables. The trigger 12 is used to start the generator 14, which is turned on by the start signal from the device output 20, and 08 10 is turned off by the end of work signal from the output of the output register 6. In addition, the trigger 12 is allowed to sample information from the storage unit 3 settings. The trigger 13 is designed to form a signal allowing the device to operate in the setup mode. The generator 14 serves to synchronize the operation of the device. At its outputs, the first and second clock pulses are generated. Elements 15 and 16 are designed to control the reading of information from memory block 1 and memory 2 blocks of output word syllables and the generated EV input word in operation at the output 23 of the device. Element And 17 is designed to control the recording of information in the storage unit 3 settings from the input 22 of the device in the configuration mode. Element 18 is for controlling unit 4 in the tuning mode. I The device can operate in two modes: setup mode and operating mode. In the initial state, the memory elements of the device are in the zero state, with the exception of the trigger of the output register 6 corresponding to the output of the conversion end. In the setup mode, from the input 20 of the device to the inputs of the installation in 1 of the flip-flops 12 and 13 a pulse arrives, which translates them into a single state, from the input 22 of the device receives the information that must be recorded in the storage unit 3 of the settings. The first clock pulse from the output of the generator 14 through the element And 17 allows the recording of information from the input 22 to the zero cell of the storage unit 3 (the address at which information is recorded comes from the output of unit 4 through the switch 9 to the input of the storage unit 3 settings). The second clock pulse from the output of the generator 14 through the element And 18 will increase the contents of the block 4 by 1 and thereby prepare the next address to the storage block 3 settings for recording information from the input 22 of the device. The next clock pulse is used to record setup information from input 22 to 11, storage setting unit 3 at the address generated in block 4. Next, the setting mode proceeds as described above. Information is recorded in block 3 until a pulse from the end of the process of writing information to storage unit 3 is formed from the output of block 4. This igshuls from the output of block 4 is fed to the input of the installation in the on of the trigger 13, and the device enters the operating mode of operation. When the device operates in the operating mode from the input 21 through the switch 7 into the register, the 5 address records the input word defining. starting address of the output language word sequence. The clock pulse of the output of the generator 14 through the AND 15 element enters the synchronizing input of the register 5 of the address and thereby samples information from the memory block .1. From memory block 1, a word is defined that defines, firstly, the address of the next word, secondly, the addresses of the syllables of the output word and, thirdly, the address of the ruler with the required code for the high-resolution word. The address information of the next word is derived from the outputs of memory block 1. If the next word is a linear sequence word, then the address of the next word from memory block 1 through switch 7 is entered into address register 5. If the next word is with a word, in which the conversion process can go depending on certain conditions, then the address of the next word at the output of memory block 1 contains a constant part and one modifiable digit. The constant part of the code is fed directly to the information input of the switch 7, and the modified bit is fed to the input of the multiplexer 10 logical conditions. If the checked logical condition is fulfilled (x 1), then the least significant bit of the address of the next word takes a single value, and the generated address of the next word in the absence of a sign of the end of the conversion of the input word through the switch, the torus 7 is written into the address register 5. When the syllable addresses of the output word are received from the outputs of block 1 0812, the syllables of the output word are formed at the outputs of memory blocks 2, which are fed to the inputs of switching unit 8. Simultaneously with the output of the syllable addresses of the output word from memory block 1, the address of the setting is entered. This address through the switch 9 is fed to the input of the storage unit 3 settings. The storing unit 3 of settings represents the registers in which the information on the reorganizations of the syllables of one or another output word is recorded. At the address from the output of the Ipam block, the syllable tuning code from the memory block 3 of the setting is counted. A signal appears on one of the outputs of the descrambler I1 tuning. . entering the input of the switching unit 8 and determining the location of the individual syllables in the output word. The output word formed from the individual syllables from the outputs of the switching unit 8 is entered into the register 6 in steps. According to the clock pulse coming from the output of the generator 14 through the element AND 16, the output word from the register 6 is output to the output 23 of the device. Similarly, the device operates until the last output word. With the last output word on the device output 23, a label indicates the end of the conversion of the input word. This label enters the input of the switch 7 and thereby permits the recording of a new input word from the input 21 of the device for its further conversion into a set of input words. The transformation of the input word is carried out similarly to the one considered. When the last output word of the sentence is output from output 23, the end of operation mark is entered, which is fed to the installation input in the On trigger trigger 12. The device goes to its original state and is ready for further work. If, after the next day's output, it is necessary to reconfigure the syllables of the output words, then a single signal is fed to the input 20, which takes the device to the setting mode. Thus, the considered device for instrumental translation allows the process of transforming the words of the input language into

1313

слова выходного зыка в одном из возможных режимов: Один к одному, Один в несколько, Несколько в один и Несколько в несколько. При этом процесс преобразовани осуществл етс в режиме шаговой интерпретации , т.е. одновременно с преобразованием текста входного зы . ка происходит его вьшолнение. Кроме то го ,в устройстве код вькодного слова Мwords of the output language in one of the possible modes: One to One, One to Several, Several to One and Several to Several. In this case, the conversion process is carried out in the step-by-step interpretation mode, i.e. simultaneously with the conversion of the text input. ka it occurs. In addition, in the device code of the code word M

представл етс в виде композицииpresented as a composition

М (т,. Го; , Шз , ...,т,), где т; (i 1, п) - слоги выходного слова, хран щиес в отдельных блоках пам ти. Например, дл выходного слова, состо щего из трех слогов, имеем М m + fflj +123, где знак + означает операцию сериализации слогов, т.е. последовательного их составлени в зависимости от кода настройки.Дл рассматриваемого примеру путем настройки (перестроени слогов) можем получить следующий :набор выходных словM (t ,. Go ;, Shz, ..., t,), where t; (i 1, p) are output word syllables stored in separate memory blocks. For example, for an output word consisting of three syllables, we have M m + fflj +123, where the + sign denotes the syllable serialization operation, i.e. sequentially composing them depending on the setting code. For the example under consideration, by setting (rebuilding the syllables) we can get the following: set of output words

44108. 1444108. 14

Расширение множества йыходных слов путем их формировани из отдельньЕх слогов, хранимьк в различных блоках пам ти, позвол ет уменьшить 5 требуемый объем блоков пам ти, при отказах отдельных элементов пам ти подключать резервные, а путем настройки возможно восстановление выходных Слов и , еле10 довательно , самого процесса трансл ции .Expanding multiple output words by forming them from separate syllables stored in various memory blocks reduces 5 the required amount of memory blocks, if failures of individual memory elements, connect backup ones, and by setting it is possible to restore the output Words and, of course, the translation process.

Таким образом, устройство позвол ет увеличить гибкость базиса слов 15 выходного зыка за счет операцииThus, the device allows to increase the flexibility of the basis of the words 15 of the output language due to the operation

сериализации (выстраивани в требуемом пор дке, определ емом кодом настройки) отдельных слогов выходного слова.serialization (alignment in the required order determined by the tuning code) of the individual syllables of the output word.

20 .20 .

Увеличение гибкости базиса словIncrease word base flexibility

выходного зыка может быть использовано дл повьшени экономичности блоков пам ти, при отказах отдельныхthe output language can be used to increase the efficiency of the memory blocks when individual

5 чеек пам ти дл перестройки структуры путем соответствующей настройки на выполнение требуемых преобразований и дл адаптации к расширейию множества входных зыков.5 memory cells for the restructuring of the structure by appropriate adjustment to perform the required transformations and to adapt to the expansion of the set of input languages.

bb

2424

uu

2525

10ten

19nineteen

Г№J П Г№J П

23.123.1

2323

1one

8eight

jj

/4/four

,2j:, 2j:

MfH-lMfH-l

§§

/7/ 7

Claims

DEVICE FOR HARDWARE TRANSLATION, containing a memory block, address register, logic condition multiplexer, first switch, output register, start trigger, tuning trigger, tuning decoder, clock, first, second, third and fourth elements AND, and a single output of the trigger connected to the input of the clock generator, the first output of which is connected to the first input of the first element And, the output of the first element And is connected to the synchronizing input of the address register, the discharge outputs of which are dynoed with the address input of the memory block, the outputs of the non-modifiable bits of the address and the output of the modifiable bit of the address of the memory block are connected respectively to the inputs of the non-modifiable bits of the address of the first information input of the first switch and to the first information input of the logic condition multiplexer, the output of which is connected to the input of the modifiable bit of the address of the first information input the first switch, the output of the first switch is connected to the information input of the address register, the output of the logic code The memory block is connected to the control input of the logical conditions multiplexer, the input of the logical conditions of the device is connected to the second information input of the logical conditions multiplexer, the input of the device word is connected to the second information input of the first switch, the output of the conversion end of the output register word is connected to the enable input of the first switch, the output of the end _{l of the} output register operation is connected to the S input of the installation at 0 start triggers, the outputs of the discharge register bits. are the outputs of the device, characterized in that, in order to increase the flexibility of the basis of the words of the output language by arranging the individual syllables of the output word in the required order, the memory blocks of the syllables of the output words, a memory tuner, a translation block, a second switch, a block are introduced into it switching, and the start input of the device is connected to the installation input in l ”start trigger, and the setup input of the device is connected to the installation input in 1” setup trigger, a single output of which is connected to the second input of the first element , To the first inputs of the second, third and fourth AND gates and permitting the second switch input, zero-output setting flip-flop is connected to the inputs of the memory and reference memory blocks output unit syllables

SU, 1144108 words, the second output of the clock is connected to the second input of the second element And and to the second input of the fourth element And, the first output of the clock is connected to the second input of the third element And, the output of which is connected to the input 'record of the memory setting unit, the output of the second element And is connected to the synchronizing input of the issuing register, a single output of the start trigger is connected to the access input of the memory setting unit, the output of the fourth element And is connected to the input of the conversion unit, in the formation output of which is connected to the first information input of the second switch, the output of the second switch is connected to the address input of the memory tuner, the output of which is ¹ connected to the input of the decoder, the output of the decoder is connected to the enable input of the switching unit, the outputs of which are connected to the corresponding information the inputs of the output register, the control output of the conversion unit is connected to the installation input at 0 trigger settings, the input settings of the device is connected to the information during the course of the memory setting unit, the output of the setting address of the memory unit is connected to the second information input of the second switch, the output addresses of the syllables of the output words of the memory unit are connected to the address inputs of the corresponding memory units of the syllable-output words, the outputs of the memory blocks of the syllables of the output words are connected respectively to the information inputs of the switching unit moreover, the recounting unit contains a single vibrator, an element And, and a counter, the outputs of the bits of which are connected to the information output of the block and to the inputs of the element And, you od which is connected, to the input of monostable multivibrator, whose output is connected to the mounting entry counter and to the control unit output, the count input of the counter is the input block.

I! 1