SU1188744A1

SU1188744A1 - Analog information input device

Info

Publication number: SU1188744A1
Application number: SU843754074A
Authority: SU
Inventors: Константин Александрович Жилкин; Владимир Степанович Харлашин
Original assignee: Акустический институт им.акад.Н.Н.Андреева
Priority date: 1984-06-12
Filing date: 1984-06-12
Publication date: 1985-10-30

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ, содержащее аналого-цифровой преобразователь и первый коммутатор, входы которого вл ютс информационными входами устройства, а информационный и синхронизирующий выходы подключены к информационному и управл ющему входам аналого-цифрового преобразовател , отличающеес тем, что, с целью повыщени быстродействи , в него введены первый и второй триггеры, генератор импульсов, регистр, первый и второй элементы И, элемент ИЛИ, одновибратор, первый и второй счетчики, первый и второй делители, элемент задержки, дещифратор, блоки пам ти, содержащие третий элемент И, третий счетчик и накопительный элемент, и второй коммутатор, выходы которого вл ютс выходами устройства, установочный вход первого триггера, первый установочный вход второго триггера и входы регистра вл ютс входами «Чтение-запись, «Старт и предварительной установки устройства соответственно , входы, информационный и «Чтение-запись, накопительного элемента. счетный вход третьего счетчика, первый и второй входы третьего элемента И каждого блока пам ти подключены к информационному выходу аналого-цифрового преобразовател , первому выходу первого триггера, выходу элемента ИЛИ, выходу элемента задержки и выходу дещифратора соответственно , выходы накопительных элементов подключены к информационным входам второго коммутатора, выход «Конец преобразовани аналого-цифрового преобразовател соединен с первым входом первого элемента И, второй вход которого подключен к первому выходу первого триггера, а третий в.чод объединен с первым входом второго элемента И и подключен к первому выходу второго триггера, второй выход первого триггера и (Л выход генератора импульсов подключены к второму и третьему входам второго элемента И, выход которого и выход первого элемента И соединен с входами элемента ИЛИ, выход которого соединен через элемент задержки с синхровходом второго коммутатора , а через последовательно соединенные первый делитель и одновибратор - с входом генератора импульсов, выход первого делител через второй делитель подключен 00 00 к входу второго счетчика, выход которого соединен с адресным входом второго мутатора и входом дещифратора, второй вы ход второго триггера и выход регистра сое4 динен с входом режима и установочным входом первого счетчика, вычитающий вход которого объединен с входом второго счетчика, а выход соединен с вторым установочным входом второго триггера.A device for input of analog information, containing an analog-to-digital converter and a first switch, whose inputs first and second triggers, pulse generator, register, first and second elements AND, element OR, one-shot, first and second counters, first and second dividers, e the delay element, the decryptor, the memory blocks containing the third element AND, the third counter and the accumulation element, and the second switch, whose outputs are the device outputs, the setup input of the first trigger, the first setup input of the second trigger, and the register inputs are the Read- recording, “Start and preset the device, respectively, inputs, informational and“ Read-write, cumulative element. the counting input of the third counter, the first and second inputs of the third element AND of each memory block are connected to the information output of the analog-digital converter, the first output of the first trigger, the output of the OR element, the output of the delay element and the output of the decryptor, respectively, the outputs of the accumulation elements are connected to the information inputs of the second switch, the output of the End of the conversion analog-to-digital Converter connected to the first input of the first element And the second input of which is connected to the first output of the first about the trigger, and the third century coder is combined with the first input of the second element I and connected to the first output of the second trigger, the second output of the first trigger and (L the output of the pulse generator is connected to the second and third inputs of the second element I, whose output and output of the first element I connected to the inputs of the OR element, the output of which is connected through the delay element to the synchronous input of the second switch, and through the first divider and the one-oscillator connected in series to the input of the pulse generator, the output of the first divider through the second The cable is connected 00 00 to the input of the second counter, the output of which is connected to the address input of the second mutator and the input of the descrambler, the second output of the second trigger and the output of the register are connected to the mode input and the installation input of the first counter, the subtracting input of which is combined with the input of the second counter, and the output is connected to the second setup input of the second trigger.

Description

Изобретение относитс к вычислительной технике, предназначено дл обработки и ввода экспериментальных данных в ЭВМ и может быть использовано в различных информационно-измерительных комплексах, а также в системах автоматизации научного эксперимента. Цель изобретени - повышение быстродействи устройства. На чертеже изображена схема устройства . Устройство содержит коммутатор 1, аналого-цифровой преобразователь (АЦП) 2, первый счетчик 3, третий элемент И 4, накопительный элемент 5, первый триггер 6, вход «Чтение-запись устройства 7, первый 8 и второй 9 элементы И, генератор 10 и.мпульсов , одновибратор 11, второй триггер 12, вход «Старт устройства 13, элемент ИЛИ 14, первый делитель, 15, элемент 16 задержки , третий счетчик 17, второй делитель 18, регистр 19, второй счетчик 20, дешифратор 21, второй коммутатор 22, вход предварительной установки устройства 23 и блоки 24 пам ти. Устройство ввода аналоговой информации работает следуюш,им образом. Цо входу 23 «Предварительна установка в регистр 19 заноситс двоичный эквивалент объема информации, кратный /(, который необходимо обработать. Сигнал с второго выхода триггера 12 разрешает перезапись кода из регистра в счетчик 17. Устройство ввода может работать либо в режиме «Запись, либо в режиме «Чтение. Режим «Запись. С подачей управл юш,его сигнала «Запись по входу 7 триггер 6 разрешает работу системы в заданном режиме. Сигнал «Запись с триггера 6 поступает на входы, управл юш,ие режимом работы накопительных элементов 5, а также на первый вход элемента И 18. С поступлением по входу 13 сигнала «Старт триггер 12 перебрасывает с , разреша работу счетчика 17 в режиме «Счет и всего устройства в режиме «Запись. С выхода коммутатора 1 информаци , сопровождаема синхроимпульсами, поступает на вход АЦП 2, с выхода которого двоичный эквивалент аналоговой величины подаетс на информационные входы блоков 24 пам ти. Одновременно синхроимпульсы от АЦП 2 поступают на второй вход элемента И 8 и при наличии разрешаюш ,их сигналов от триггера 6 и триггера 12 через элемент ИЛИ 14 на счетные входы счетников 3. Информаци может записыватьс только в тот блок 24 пам ти, на второй вход элемента И которой от дешифратора 21 поступает разрешаюш.ий сигнал. Первоначально информаци записываетс в первый блок пам ти 24. С каждым синхроимпульсом содержимое счетчика 3 измен етс на единицу, формиру таким образом адрес, по которому должно записыватьс очередное слово. Этот же синхроимпульс, задержанный элементом 16 задержки, поступает на первый вход элемента И 4. Благодар разделению времени прихода синхроимпульса на счетчик 3 и элемент И 4, запись информации в накопительном элементе 5 происходит после увеличени адреса слова на единицу. С выхода элемента ИЛИ 14 синхроимпульсы поступают на делитель 15 и с него на делитель 18. После каждого i-ro импульса на выходе делител 18 по вл етс сигнал, по которому содержимое счетчика 20 увеличиваетс на единицу, а содержимое счетчика 17 уменьшаетс на единицу . Разрешаюший сигнал по вл етс на выходе дешифратора, соответствующем но .меру следуюшей чейки. Если с приходом очередного i-ro синхроимпульса содержимое счетчика 17 станет равным нулю, на его выходе по вл етс управл ющий импульс, по которому перебрасываетс триггер 12 и запись информации 11рекраш,аетс . Одновременно из регистра 19 в счетчик 17 переписываетс двоичный эквивалент объема информации, который необходимо обработать . С приходом очередного сигнала «Старт цикл работы повтор етс с тем отличием , что запись информации начинаетс не с первого блока 24 пам ти, а с того, на котором был окончен ввод в предыдущем цикле. Режим «Чтение. С поступлением по входу 7 управл ющего сигнала «Чтение триггер б разрещает работу блоков 24 пам ти в режиме «Чтение. Одновременно на первый вход элемента И 8 поступает запрещающий, а на первый вход элемента И 9 разрешающий сигнал. С приходом по входу 13 сигнала «Старт система начинает работать в режиме «Чтение. Тактовые импульсы с выхода генератора 10 через элемент И 9 поступают на элемент ИЛИ 14. Процесс формировани адреса слова , адреса блока 24 пам ти и сигнала «Конец чтени аналогичен режиму «Запись . Частота тактовых импульсов определ етс пропускной способностью канала пр мого доступа в пам ть ЭВМ, подключенной к выходу системы. Перезапись информации из блоков пам ти в ЭВМ осуществл етс через коммутатор 22, на адресный вход которого с выхода счетчика 20 поступает код, соответствующий номеру блока пам ти, из которого в данный момент осуществл етс чтение. Обмен информацией между внешними источниками и ОЗУ ЭВМ осуществл етс посылками по 1024 машинных слова, поэтому генератор 10 необходимо отключать на врем работы служебных команд, предшествующих каждой новой посылке. С этой целью после каждого 1024 импульса генератора осуществл етс запуск одновибратора 11, который вырабатывает импульс, по которому осуществл етс вь1ключение генаратора на врем действи служебных команд .The invention relates to computing technology, is intended for processing and input of experimental data in a computer, and can be used in various information-measuring complexes, as well as in systems of automation of a scientific experiment. The purpose of the invention is to increase the speed of the device. The drawing shows a diagram of the device. The device contains a switch 1, analog-to-digital converter (ADC) 2, the first counter 3, the third element I 4, accumulation element 5, the first trigger 6, the input “Read-write device 7, the first 8 and the second 9 elements And, the generator 10 and pulses, one-shot 11, second trigger 12, input “Start of device 13, element OR 14, first divider, 15, delay element 16, third counter 17, second divider 18, register 19, second counter 20, decoder 21, second switch 22 , pre-installation input device 23 and memory blocks 24. Analog information input device works in the following way. The input 23 "Pre-installation in register 19 is entered in the binary equivalent of the amount of information that is a multiple of / (which needs to be processed. The signal from the second output of trigger 12 allows the code to be overwritten from the register to the counter 17. The input device can work either in the" Write or the mode "Read. Record mode. With a control feed, its signal" Record on input 7, trigger 6 allows the system to operate in the specified mode. Signal "Recording from trigger 6 is fed to the inputs, control, and the operation mode of cumulative elements 5, and also at first the input element And 18. With the arrival at input 13 of the signal "Start trigger 12 throws off, allowing the counter 17 to work in the Account mode and the entire device in the Record mode. From the switch 1 output, information accompanied by clock pulses goes to the input of the ADC 2, s the output of which is the binary equivalent of an analog value is fed to the information inputs of memory blocks 24. At the same time, clock pulses from ADC 2 are fed to the second input of the AND 8 element and, if present, their signals from trigger 6 and trigger 12 through the OR element 14 to the counting inputs 3. The information can be recorded only in that memory block 24, to the second input of the element And to which the decryption signal 21 comes from the decoder 21. Initially, the information is recorded in the first memory block 24. With each clock pulse, the contents of counter 3 are changed by one, thus forming the address to which the next word should be recorded. The same sync pulse delayed by the delay element 16 arrives at the first input of the AND 4 element. Due to the separation of the arrival time of the sync pulse into the counter 3 and the AND 4 element, information is stored in the accumulative element 5 after the word address is increased by one. From the output of the OR 14 element, the clock pulses go to divider 15 and from it to divider 18. After each i-th pulse, a signal appears at the output of divider 18, according to which the contents of counter 20 increase by one and the contents of counter 17 decrease by one. The enable signal appears at the output of the decoder, but corresponds to the number of the next cell. If, with the arrival of the next i-ro sync pulse, the contents of counter 17 become equal to zero, a control pulse appears at its output, through which trigger 12 is transferred and the information record 11 is colored. At the same time, the binary equivalent of the amount of information to be processed is copied from register 19 to counter 17. With the arrival of the next signal, the Start Work Cycle repeats, with the difference that the recording of information does not start from the first memory block 24, but from the one on which the input was completed in the previous cycle. Mode "Reading. With the arrival at input 7 of the control signal "Reading trigger b, it permits operation of memory blocks 24 in the" Reading. At the same time, the first input of the And 8 element is prohibited, and the first input of the And 9 element is the enabling signal. With the arrival at the input 13 of the signal "Start the system begins to work in the" Read. The clock pulses from the output of the generator 10 through the element AND 9 arrive at the element OR 14. The process of forming the address of the word, the address of the memory block 24 and the “End of reading” signal is similar to the “Record. The frequency of the clock pulses is determined by the capacity of the channel of direct access to the computer memory connected to the output of the system. The information is copied from the memory blocks to the computer via the switch 22, the address input of which from the output of the counter 20 receives the code corresponding to the number of the memory block from which the reading is currently being performed. The exchange of information between external sources and computer RAM is carried out by sending 1024 machine words, so generator 10 must be turned off for the duration of the work of service commands preceding each new package. For this purpose, after each 1024 generator pulse, a one-shot 11 is started, which produces a pulse, which switches the generator on for the duration of the service commands.

В результате использовани изобретени позвол ет повысить быстродействие устройства в 15-20 раз.As a result of using the invention allows to increase the speed of the device by 15-20 times.

Claims

DEVICE FOR INPUT OF ANALOGUE INFORMATION, containing an analog-to-digital converter and a first switch, the inputs of which are information inputs of the device, and the information and synchronizing outputs are connected to the information and control inputs of the analog-to-digital converter, characterized in that, in order to improve performance, it introduced the first and second triggers, pulse generator, register, first and second elements AND, element OR, one-shot, first and second counters, first and second dividers, element delays, decoder, memory blocks containing the third AND element, the third counter and the storage element, and the second switch, the outputs of which are the device outputs, the installation input of the first trigger, the first installation input of the second trigger and the inputs of the register are Read-write, Start ”and pre-installation of the device, respectively, the inputs, information and“ Read-write ”, the storage element, the counting input of the third counter, the first and second inputs of the third element And each memory block is connected to the information output of the analog-to-digital converter, the first output of the first trigger, the output of the OR element, the output of the delay element and the output of the decoder, respectively, the outputs of the storage elements are connected to the information inputs of the second switch, the output “End” of the conversion of the analog-to-digital converter is connected to the first input of the first AND element , the second input of which is connected to the first output of the first trigger, and the third input is combined with the first input of the second element And is connected to the first output of the second trigger RA, the second output of the first trigger and the output of the pulse generator are connected to the second and third inputs of the second AND element, whose output and the output of the first AND element are connected to the inputs of the OR element, the output of which is connected through the delay element to the sync input of the second switch, and through the first divider connected in series and one-shot - with the input of the pulse generator, the output of the first divider through the second divider is connected to the input of the second counter, the output of which is connected to the address input of the second switch and the decoder input ora, the second output of the second flip-flop and the output of register connected to the input mode and the adjusting input of the first counter, subtractor whose input is combined with the input of the second counter and an output coupled to a second input of the second flip-flop mounting.