SU1128391A1 - Ring counter - Google Patents
Ring counter Download PDFInfo
- Publication number
- SU1128391A1 SU1128391A1 SU833624955A SU3624955A SU1128391A1 SU 1128391 A1 SU1128391 A1 SU 1128391A1 SU 833624955 A SU833624955 A SU 833624955A SU 3624955 A SU3624955 A SU 3624955A SU 1128391 A1 SU1128391 A1 SU 1128391A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- outputs
- inputs
- shift register
- bit
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
КОЛЬЦЕВОЙ СЧЕТЧИК, содержащий входную шину, N-разр дный кольцевой регистр сдвига на D -триггерах , инверсный выход последнего разр да которого соединен с D-входом и -триггера первого разр да, каждьй разр д которого содержит также дв.а . элемента И и два элемента ШШ, входна шина соединена с тактовыми входами Э-триггеров разр дов кольцевого регистра сдвига, инверсный и пр мой вьпсоды D-триггера каждого разр да которого соединены с первыми входами соответственно первого и второго элементов И того же разр да, входы сброса и установки D-триггера калдого разр да кольцевого регистра, сдвига соединены с выходами соответственно первого и-второго элементов ИЛИ того.же разр да, вторые входы . первого и второго элементов И каждого из разр дов, кроме первого, соединены соответственно с пр мым и инверсным выходами 3)-триггера предыдущего разр да кольцевого регистра сдвига. пр мой и инверсный выходы Г-триг-. гера последнего разр да регистра сдвига соединены с вторыми входами соответственно второго и первого элементов И первого разр да кольцевого регистра сдвига, в каждом разр де которого, кроме первого, и последнего, входы первого элемента ИЛИ соединены с выходами первых элементов И всех предьщущих разр дов выходами вторых элементов И всех последующих разр дов кольцевого регистра сдвига, входы первых элементов ИЛИ первого и последнего разр дов которого соединены соответственно с выходами вторых элементов И всех, кроме первого,. и с выходами первых элементовИ всех, кроме последнего,разр дов кольцевого регистра сдвига, входы .вторых элементовИЛИ первого и последнего разр дов соединены соответственно с выходами первых элементов И , всех, кроме первого, и с выходами вторых элементов И всех, кроме пос.леднего , разр дов кольцевого регистра ю сдвига, в каждом разр де которого, 00 кроме первого и последнего, входы второго .элемента ИЛИ соединены со со с выходами первых элементов И всех последующих разр довкольцевого регистра сдвига и с выходами вторьпс элементов И всех предьщущих разр доь кольцевого регистра сдвига, от jj иЧа юн; и и с Я тем, что, с целью повьппени надежности его в работе, в него дополнительно введены сумматор , два пороговых элемента и вспомогательный элемент ИЛИ, входы сумматора соединены с выходами всех, элементов И, выход сумматора соединен с входами первого и второгоA RING COUNTER containing an input bus, an N-bit ring shift register on D-triggers, the inverse output of the last bit of which is connected to the D-input and a trigger of the first bit, each bit of which also contains a double a. element I and two elements ШШ, input bus is connected to clock inputs of E-triggers of bits of ring shift register, inverse and direct outputs of D-trigger of each bit of which are connected to the first inputs of the first and second elements of the same bit, inputs resetting and setting the D-flip-flop of the caddy bit of the ring register, the shift is connected to the outputs of the first and second elements OR of the bit, respectively, the second inputs. The first and second elements AND of each of the bits, except the first, are connected respectively to the direct and inverse outputs of the 3) trigger of the previous bit of the ring shift register. direct and inverse outputs G-trig-. the last bit of the shift register is connected to the second inputs of the second and first elements, respectively, of the first bit of the circular shift register, in each bit of which, except for the first and last, the inputs of the first element OR are connected to the outputs of the first elements AND of all previous bits of the outputs the second elements AND of all subsequent bits of the ring shift register, the inputs of the first elements OR of the first and last bits of which are connected respectively to the outputs of the second elements AND of all but the first ,. and with the outputs of the first elements and all but the last bits of the ring shift register, the inputs of the second elements or the first and last bits are connected respectively with the outputs of the first elements AND, all except the first, and with the outputs of the second elements AND all except the village's next , the bits of the ring shift register, in each bit of which, 00 except the first and last, the inputs of the second OR element are connected with the outputs of the first elements AND all the subsequent bit of the ring shear register and the outputs of the second elements And all the previous ones in the ring shift register, from jj and ja yun; and with the fact that, in order to ensure its reliability in operation, an adder, two threshold elements and an auxiliary element OR, the inputs of the adder are connected to the outputs of all AND elements, the output of the adder are connected to the inputs of the first and second
Description
пороговых элементов, вторые входы которых соединены с источником опорного сигнала, а выходы пороговых элементов соединены с входамиthreshold elements, the second inputs of which are connected to the source of the reference signal, and the outputs of the threshold elements are connected to the inputs
11283911128391
вспомогательного элемента ИЛИ, выход которого соединен с дополнительными . входами всех первых(или втopыx элементов ИЛИ.an auxiliary element OR, the output of which is connected with additional. inputs of all the first (or second elements OR.
: . 1 Изобретение относитс к автомати ке и вычислительной технике и может быть использовано при реализации технических средств в этих област х Известен кольцевой счетчик, содержащий N-разр дный кольцевой регистр сдвига и 2 N -4 элементов и-т 13. Недостаток этого устройства относительно большое врем коррекции .. Наиболее близким к изобретению вл етс кольцевой счетчик, содержа щий входную шину, N-разр дный кольцевой регистр сдвига на D-триг герах, инверсный выход последнего разр да которого соединен с D входом D-триггера первого разр да . каждьШ разр д которого содержит также два. элемента И и два элемента ИЛИ, входна шина соединена с такто выми входами D-триггерЬв разр дов . кольцевого регистра сдвига, инверсный и пр мой выходы D-триггера каждого разр да которого соединены с первыми входами соответственно пе вого и второго элементов И того же раз да,входы сброса и установки D-триггера каждого разр да кольцевого регистра сдвигЬ соединены с выходам соответственно первого и второго элементов ИЛИ того же разр да, вторые входы первого и второго эле , ментов И каждого из разр дов, кроме первого, соединены соотретственно с ПРЯМБ1М и инверснш выходами D-триггера предьадущего разр да кольцевого регистра сдвига, пр мой и инверсный выходы 5-триггера последнего разр да регистра сдвига соединены с вторыми входамн соответ ственно второго и первого элементов И первого разр да кольцевого регистра сдвига, в каждом разр де которого, кроме первого и последнего , входы первого элемента ИЛИ соединены с выходами первых элементов и всех првдьиущих разр дов и с выходами вторых элементов И всех последующих разр дов кольцевого регистра сдвига, входы первых .элементов ИЛИ первого и последнего разр дов которого соединены соответственно с выходами вторых элементов И всех, кроме первого, и с выходами первых элементов И всех, кроме последнего, разр дов кольцевого регистра сдвига, входы вторых злементов .ИЛИ первого.и последнего .разр дов соединены соответственно с выходами первых элементов И всех, кроме первого, и с выходами вторых элементов И всех, кроме последнего, разр дов кольцевого регистра сдвига, в разр де которого, кроме перврго и последнего, входы второго элемента ШШ соединены с выходами первых элементов И всех Последующих разр дов кольцевого регистра сдвига и с выходами вторых элементов И рсех предьщущих разр дов кольцевого регистра сдвига 2. Недостатке известного кольцевого счетчика вл етс относительно низка достоверность функционировани , В счетчике при включени х напр жени питани , кратковременном его пропадании , а также в услови х воздействи сильных пом&х со стороны нагрузки возможны случаи нопадани триггеров сдвигового регистра в запрещенные состо ни , оказывающиес в данном случае устойчивьми, что базируетс на ситуаци х, когда воздействие на установочные входы . триггера не исключает возможности перехода- одного из его выходов в ложное состо ние из-за воздействи помех по выходам воздействие на оба установочных входа одного триггера одновременно приводит его в запрещенное(или неопределенное)состо ние , а также количество св зей в известном счетчике таково, что мало-; :. 1 The invention relates to automation and computer technology and can be used in the implementation of technical means in these areas. A ring counter is known that contains an N-bit ring shift register and 2 N -4 elements, and-t 13. The disadvantage of this device is relatively long correction. The closest to the invention is a ring counter containing an input bus, an N-bit ring shift register on D-triggers, the inverse output of the last bit of which is connected to the D input of the D-flip-flop of the first bit. each bit also contains two. element AND and two elements OR, the input bus is connected to the clock inputs of the D-flip-flop in bits. the ring shift register, the inverse and direct outputs of the D-flip-flop of each bit of which are connected to the first inputs of the first and second elements respectively. The same time, the reset and D-flip-flop settings of each bit of the ring register are connected to the outputs of the first and the second element OR of the same bit, the second inputs of the first and second elements, And each of the bits, except for the first, are connected respectively to PYAMB1M and inverse outputs of the D-flip-flop of the previous bit of the ring shift register, directly th and inverse outputs of the 5-flip-flop of the last bit of the shift register are connected to the second inputs of the second and first elements of the first bit of the ring shift register, each bit of which, except for the first and last, of the first element OR is connected to the outputs of the first elements and all the remaining bits and with the outputs of the second elements AND all subsequent bits of the ring shift register, the inputs of the first OR elements of the first and last bits of which are connected respectively with the outputs of the second elements And all but the first, and with the outputs of the first elements And all but the last, bits of the ring shift register, the inputs of the second elements. OR the first and last bits are connected respectively to the outputs of the first elements And all but the first, and with the outputs the second elements And all but the last, bits of the ring shift register, in the bits of which, except for the first and last, the inputs of the second NL element are connected to the outputs of the first elements And all of the Subsequent bits of the ring shift register and with the outputs of the second elements And p all the previous bits of the ring shift register 2. A disadvantage of the known ring counter is the relatively low reliability of operation. In the meter, when the power is turned on, short-term loss of voltage, as well as under strong load conditions & from the load side, there may be instances of triggering the shift register to the forbidden states that are stable in this case, which is based on situations when the impact on the installation inputs. A trigger does not exclude the possibility of a transition to one of its outputs to the false state due to the influence of interferences on the outputs. Impact on both installation inputs of one trigger simultaneously causes it to a forbidden (or indeterminate) state, and the number of connections in a known counter is as follows which is small;
3131
веро тен выход счетчика на рабочую последовательность состо ний. Целью изобретени вл етс повьщение надежности в работе.Probably the output of the counter to the working sequence of states. The aim of the invention is to increase reliability in operation.
Поставленна цель достигаетс тем, что в кольцевой счетчик, содержащий входную шину, N -разр д-, ный кольцевой регистр сдвига на D-триггерах, инверсный выход последнего разр да которого соединен, с Г -входом D -триггера первого разр да, каждый; разр д которого содержит также два элемента И и два элемента ИЛИ, входна шина соединена с: тактовыми входамиThe goal is achieved by the fact that in a ring counter containing an input bus, N is a bit, the ring shift register on D-triggers, the inverse output of the last bit of which is connected, with the G input of the D-trigger of the first bit, each; the bit of which also contains two AND elements and two OR elements, the input bus is connected to: clock inputs
D-триггеров разр дов кольцевого регистра сдвига, инверсный и пр мой ыходы D-триггера,каждого разр да оторого соединены с первыми входами соответственно первого и второго элементов И того же разр да, входы сброса и установки D-триггера каждого разр да кольцевого регистра сдвига соединены с выходами соответственно первого и второго элементов ИЛИ того же разр да, вторые входы первого и второго элементов И каждого из разр дов, кроме первого, соединены соответственно, с пр мым и инверсным выходами Г-триггера предыдущего разр да кольцевого.регистра . сдвига, и инверсный выходыD-triggers of the bits of the ring shift register, inverse and direct outputs of the D-flip-flop, each bit are costly connected to the first inputs of the first and second elements of the same bit, respectively, the reset inputs and the D-flip-flop settings of each bit of the ring shift register connected to the outputs of the first and second elements, OR of the same bit, respectively; the second inputs of the first and second elements AND of each of the bits, except the first, are connected respectively to the direct and inverse outputs of the G-flip-flop of the previous bit of the ring .register. shear, and inverse outputs
) -триггера последнего разр да регистра сдвига соединены с вторыми входами соответственно второго и первого элементов И первого разр да кольцевого регистра сдвига, в каждом разр де которого, кроме первого и последнего, входы первого элемента-,ИЛИ соединены с выходами первых элементов И всех предыдущих разр дов и с выходами вторых элементов И всех последующих разр дов коль1хевого регистра сдвига, входы первых элементов ИЛИ первого и последнего разр дов которого соединены соответственно с выхода.ми вторых элемеитов И всех, кроме первого, и с выходами первых элементов И всех, кроме последнего, разр дов кольцевого регистра сдвига, входы вторых элементов ИЛИ первого и гГоследнего разр дов соединены соответственно с выходами первых элементов И всех., кроме первого, и с выходами вторых элементов И всех, кроме последнего, разр дов кольцевого регистра сдвига, в К9ВДОМ разр де которого, кроме первого и последнего, входы второго) -the trigger of the last bit of the shift register is connected to the second inputs of the second and first elements, respectively; AND the first bit of the ring shift register, in each bit of which, except the first and last, the inputs of the first element, OR, are connected to the outputs of the first elements AND all previous bits and with the outputs of the second elements And all subsequent bits of the ring shift register, the inputs of the first elements OR of the first and last bits of which are connected respectively to the outputs of the second elements And all but the first o, and with the outputs of the first AND elements of all but the last bits of the ring shift register, the inputs of the second elements OR of the first and dG of the last bits are connected respectively to the outputs of the first elements of AND and all but the first, and with the outputs of the second elements of And all except the last one, the bits of the ring shift register, in the K9VDOM bit of which, except the first and last, the inputs of the second
283914283914
элемента ИЛИ соединены с выходами первых элементов И всех последующих разр дов кольцевого регистра сдвига и с выходами .вторых элементов И 5 всех предьщущих разр дов кольцевого регистра сдвига, дополнительно сумматор, два пороговых элемента; и вспомогательный элемент ИЛИ, входы сумматора соединены с выходамиthe OR element is connected to the outputs of the first elements AND of all subsequent bits of the ring shift register and with the outputs of the second elements AND 5 of all previous bits of the ring shift register, additionally an adder, two threshold elements; and auxiliary element OR, the inputs of the adder are connected to the outputs
всех элементов И, выход о умматора соединен .с входами первого и второго пороговых элементов, вторые входы которых соединены .. тов вторые входы которых соединеныof all elements And, the output of the adder is connected to the inputs of the first and second threshold elements, the second inputs of which are connected .. these are the second inputs of which are connected
, с источником опорного сигнала, а вы-;ходы пороговых элементов соединены с входами вспомогательного элемента ИЛИ, выход которого соединен с дополнительными входами вседс первых (или вторых )элементов ИЖ., with the source of the reference signal, and the outputs of the threshold elements are connected to the inputs of the auxiliary element OR, the output of which is connected to the additional inputs of the first (or second) IZH elements.
На фиг. I показана структурна схема кольцевого счетчика на фиг. 2 - структурные схемы пороговых элементов.FIG. I shows the block diagram of the ring counter in FIG. 2 - structural diagrams of threshold elements.
, Кольцевой счетчик содержит , входную шину 1, п тиразр дный кольцевой регистр сдвига на 3)-триггерах 2, 1-2.5, инверсный .выход последнего разр да которого соединен с 1)-входом )-триггера 2.1 первого разр да, каждый разр д которого содержит также два элемента И 3.11-3.5.2 и два.элемента ИЛИ . 4.1.1-4.5.2, сумматор 5, два пороговых элемента 6 и 7 и вспомогательныйThe ring counter contains input bus 1, five-point ring shift register for 3) triggers 2, 1-2.5, the inverse output of the last bit of which is connected to 1) input) trigger 2.1 of the first bit, each bit which contains also two elements AND 3.11-3.5.2 and two elements OR. 4.1.1-4.5.2, adder 5, two threshold elements 6 and 7 and auxiliary
5 элемент ИЛИ 8,входна шина 1 соединена с.тактовыми входами D -тригге . ров 2.1-2.5 разр дов кольцевогорегистра сдвига, инверсный и пр мой выходы,D-триггера каждого V-ro5 element OR 8, the input bus 1 is connected with the push-in inputs of the D-trigger. 2.1-2.5 digits of the ring shift register, inverse and direct outputs, D-flip-flops of each V-ro
0 разр да которого соединены с первыми входами соответственно первого 3.к.1 и второго 3.к.2 элементов И того же разр да, входы сброса и установки D-триггера каждого к-го0 bits of which are connected to the first inputs of the first 3.k.1 and second 3.k.2 elements of the same bit, respectively, the reset inputs and the D-flip-flop settings for each k-th
5 разр да кольцевого ре гистра сдвига соединены с выходами соответственнопервого 4.к.,1 и второго 4.к.2 элементов ИЛИ того же разр да, вторые входы первого и второго элементов5 bits of the ring shift register are connected to the outputs of the first 4.k., 1 and second 4.k.2 elements OR of the same bit, the second inputs of the first and second elements
0 И каждого из разр дов, кроме первого, соединены соответственно с пр мым и инверсным выходами Р-триггера предьщутдего разр да кольцевого регистра сдвига, пр мой и инверсный0 And each of the bits, except for the first one, are connected respectively to the direct and inverse outputs of the P-flip-flop, before the discharge of the ring shift register, direct and inverse
5 выходы Г-триггера 2.5 последнего разр да регистра сдвига соединены с вторыми входами соответственно второго 3.1.2 и первого 3.1.1 эле-. ;ментов И первого разр да кольцевого регистра сдвига, в каждом разр де которого, кроме первого и последнего входы первого элемента ИЛИ соединены с выходами первых элементов И всех предьщущих разр дов и с выходами вторых элементов И йсех последующих разр дов кольцевого регистра сдвига входы первых элементов ИЛИ первого и. последнего разр да котсУрого соед нены соответственно с выходами вторых элементов И всех, кроме первого и с выходами первых элементов И всех, кроме последнего, разр дов кольцевого регистра сдвига, входы вторых элементов ИЛИ первого и последнего разр дов соединены соответственно с выходами первых элемен тов И всех, кроме первого, и с выхо дами вторых элементов И всех, кроме последнего, разр дов кольцевого регистра сдвига, в каждом разр де которого, кроме первого и последнег входы второго элемента ИЛИ соединен с выходами первых элементов И всех последующих разр дов кольцевого регистра сдвига и с вьпсодами вторых элементов И всех предыдущих разр до кольцевого регистра сдвига, входы сумматора 5 соединены с выходами .всех элементов И 3.1, ,5,2, выход cyi.ttiaTopa 5 соединен с входами первого 6 и второго 7 пороговых элементов, вторые входы которых соединены с источником 9 опорнбго сигнала, а выходы пороговых элементов 6 и 7 соединены с входами вспомогательного элемента ШШ 8, выход которого соединен с дополнител ьными входами всех первых или вторых) элементов ШШ, Устройство работает следующим образом. В услови х нормальной работы, когда устройство находитс в одном из разрешенньпс дл кода Либау-Крейг состо ний, например 00000, на выход соответствующего элемента И 3..1 присутствует единичный логический ригнал, который через элементы ИЛИ 4,2,1 - 4,5.2 поступает на Р-входы триггеров 2,1-2.5 кольцевого счетчи ка, подтвержда их нулевое состо ние , триггер 2.1 кольцевого счетчик в данный момент свободен от возг действий по установочным входам. При поступлении по входной шине 1 тактового импульса счетчик переходи в состо ние 10000, единичный логический сигнал по вл етс на выхох.е элемента И 3.2,1, проход через элемент ИЛИ 4,1 ..2, подтверждает единичное состо ние триггера 2,1, а проход через элементы ИЛИ 4.3.14 .5.1, нулевые состо ни разр дов 2.3-2.5. При поступлении очередного тактового импульса счетчик переходит в состо ние 11000 и измен ет в дальнейшем свои состо ни в соответствии с кодом Либау.- Крейга. В услови х достаточно сильных помех, воздействующих на выходы счэтчика со стороны нагрузки, а также в моменты вкдючени питани или его кратковременного исчезновени возможны попадани триггеров кольи евого счетчика в состо ни , не принадлежащие к разрешенным в требуемом коде. При этом на выходах элементов И, дешифрирующих состо ние счетчика, может возникнуть большее или меньшее единицы количество единичных потенциалов. В общем случае их количество L может измен тьс от 2 N до О, при этом только случай L соответствует нормальной работе счетчика. Сумматор 5 определ ет фактическое количество единичных потенциалов L. на выходах элементов И, а затем- пороговые элементы 6 и 7 сравнивают его с нормой , is случае, когда , т.е. когда , либо. , срабатывает соответствующий пороговый элемент 6 или 7, на его выходе возникает единичный логический сигнал, который через элемент ШШ 8 поступает на дополнительные входы всех элементов ИЛИ, подключенных, например, к R-входам триггеров кольцевого счетчика. При этом счетчик перехо.ди1 в состо ние 00000, L i, и на выходах пороговых элементов 6 и 7 устанавливаетс нулевой логический сигнал. Далее работа устройства. происходит как в услови х нормальной работы. Таким образом, веро тность по влени при сбое, ошибочных комбинаций, т.е. комбинаций, не соответствующих требуемому алгоритму функционировани , в предлагаемом устройстве меньше , чем в известном. Сумматор 5 может быть реализован в виде дискретных сумматоров двоичных чисел в непозиционном коде или просто в виде аналогового сумматора токов на основе резисторов. Задача / упрощаетс при этом(в тем, что не тpeбyefc ное количество единиц элементов И, а лишь вы когда L 1.The 5 outputs of the G-flip-flop 2.5 of the last bit of the shift register are connected to the second inputs of the second 3.1.2 and the first 3.1.1, respectively. cops And the first bit of the ring shift register, in each bit of which, except the first and last, the first element OR is connected to the outputs of the first elements AND all the previous bits and the outputs of the second element And all the subsequent bits of the ring shift register are the inputs of the first elements OR first and. The last bit of the coil is connected respectively to the outputs of the second And elements all but the first and the first elements And all but the last bits of the ring shift register, the inputs of the second elements OR of the first and last bits are connected respectively to the outputs of the first elements And all except the first and with the outputs of the second elements AND all but the last, bits of the ring shift register, in each bit of which, except the first and last inputs of the second element OR, is connected to the outputs of the first elements And all subsequent bits of the ring shift register and with the outputs of the second elements And all the previous bits before the ring shift register, the inputs of the adder 5 are connected to the outputs of all elements 3.1, 5,2, the output cyi.ttiaTopa 5 is connected to the inputs of the first 6 and the second 7 threshold elements, the second inputs of which are connected to the source 9 of the support signal, and the outputs of the threshold elements 6 and 7 are connected to the inputs of the auxiliary element SH 8, the output of which is connected to the additional inputs of all the first or second elements SH), the device works as follows shimm way. Under conditions of normal operation, when the device is in one of the allowed states for the Libau-Craig code, for example 00000, a single logical signal is present at the output of the corresponding And 3..1 element, which through the OR elements 4,2,1 - 4, 5.2 enters the P-inputs of the trigger 2.1-2.5 of the ring counter, confirming their zero state, the trigger 2.1 of the ring counter is currently free from the actions of the installation inputs. When a clock pulse arrives on the input bus 1, the counter goes to state 10000, a single logical signal appears at the output of AND 3.2.1, and the passage through the OR 4.1 4.1 .2 element confirms the single state of the trigger 2.1. , and passage through the elements OR 4.3.14 .5.1, zero states of bits 2.3-2.5. When the next clock pulse arrives, the counter goes to state 11000 and changes its state further in accordance with the Liebau.- Craig code. Under conditions of sufficiently strong interference affecting the outputs of the counter on the load side, as well as at moments of powering up or its short-term disappearance, the ring counter triggers may be in states that do not belong to those allowed in the required code. At the same time, at the outputs of the AND elements deciphering the state of the counter, more or less unity may occur, the number of unit potentials. In the general case, their number L can vary from 2 N to O, and only the case L corresponds to the normal operation of the counter. The adder 5 determines the actual number of unit potentials L. at the outputs of the elements And, and then the threshold elements 6 and 7 compare it with the norm, is the case when, i.e. when either. , the corresponding threshold element 6 or 7 is triggered, a single logical signal arises at its output, which through the SHSh 8 element is fed to the additional inputs of all OR elements connected, for example, to the R-inputs of the ring counter triggers. In this case, the counter transition d1 to the state 00000, L i, and at the outputs of the threshold elements 6 and 7, a zero logic signal is set. Next, the operation of the device. happens as in normal working conditions. Thus, the probability of occurrence in the event of a failure, erroneous combinations, i.e. there are fewer combinations that do not correspond to the required functioning algorithm in the proposed device than in the known one. The adder 5 can be implemented as discrete adders of binary numbers in a non-positional code or simply as an analog current adder based on resistors. The task / is simplified in this case (in that it is not necessary to have a number of units of AND elements, but only you when L 1.
. Фиг.1 обоих случа хj . Благодар определ ть точ- ; полнительных L на выходах вл ть моменты, 5 1128391 введению Рида доэлементов достоверность функционировани кольцевого счетчика существенно повьтаетс .. Figure 1 of both cases xj. Thanks to pinpoint; The additional Ls at the outputs are the moments; 5 1128391 for the introduction of Reed to the elements, the reliability of the ring counter operation is significantly increased.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833624955A SU1128391A1 (en) | 1983-07-19 | 1983-07-19 | Ring counter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833624955A SU1128391A1 (en) | 1983-07-19 | 1983-07-19 | Ring counter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1128391A1 true SU1128391A1 (en) | 1984-12-07 |
Family
ID=21075483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833624955A SU1128391A1 (en) | 1983-07-19 | 1983-07-19 | Ring counter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1128391A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU184013U1 (en) * | 2018-05-22 | 2018-10-11 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | RING COUNTER |
-
1983
- 1983-07-19 SU SU833624955A patent/SU1128391A1/en active
Non-Patent Citations (1)
| Title |
|---|
| I. Авторское свидетельство СССР № 539381, кл. Н.ОЗ К гЗ/02, 1975. 2. Авторское свидетельство СССР № 809582, кл. Н 03 К 23/02, 1979 (прототип). ; * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU184013U1 (en) * | 2018-05-22 | 2018-10-11 | ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ | RING COUNTER |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346854B2 (en) | ||
| US3530284A (en) | Shift counter having false mode suppression | |
| SU1128391A1 (en) | Ring counter | |
| US5327362A (en) | System for detecting a runaway of a microcomputer | |
| KR940001150A (en) | Partially Decoded Test Address Generator and Count Generation Method | |
| US4771187A (en) | Bistable circuit | |
| US11374576B1 (en) | Self-diagnostic counter | |
| SU1128251A1 (en) | Device for comparing binary numbers | |
| SU754409A1 (en) | Number comparing device | |
| JPH04302523A (en) | Pulse generator | |
| SU809582A1 (en) | Jonson's counter | |
| SU1598164A1 (en) | Counting device with failure correction | |
| SU1714807A1 (en) | Nonbinary synchronous counter | |
| SU1032600A1 (en) | Majority redundancy device | |
| SU1248046A1 (en) | Adaptive switching device | |
| SU666645A1 (en) | Error-checking binary counter | |
| KR100232868B1 (en) | Clock states detecting circuit | |
| SU1121781A2 (en) | Binary counter with error check | |
| SU902264A1 (en) | Reversible pulse counter | |
| SU966690A1 (en) | Device for discriminating extremum from nm-digital binary codes | |
| SU1089764A1 (en) | Ring counter | |
| SU1070505A1 (en) | Device for determining extremum | |
| SU1156253A1 (en) | Pulse counter operating in gray code | |
| SU1621140A2 (en) | Counting device with check | |
| SU902074A1 (en) | Ring shift register |