SU1119050A1 - Преобразователь угла поворота вала в код - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ГЮВОРОТА ВАЛА В КОД, содержащий синусно-косинусный датчик, первый и второй коммутаторы, выходы которых подклю ,чены к первому и второму интеграторам, выход первого интегратора подключен к од1юму информационному входу второго коммутатора выход второго HHterpatopa через инвертор подключен к одному информаци (жному входу первого коммутатора, один компаратор, выход которого подключен к ПЁрвому информационному входу формировател  уровн , генератор импульсов, подключенный к первым входам дифференциатора и первого счетчика, выход которого . подключен к второму счетчику, выход формировател  уровн  подключен к второму входу дифференциатора, первый выход которого подключен к входу сброса nepBoix счетчика, а второй выход :- к управл ющему входу регистра, первый вь1ход второго : счефчика подключен к управл ющему входу формировател  уровн , выходы разр дов первого счетчика подключены к информационным входам регистра, определитель квадрантов, тем, что, с целью повышени  точности преобразовател , в него введены блок управлени , блок уставок и другой компаратор, выходы синусно-косинусного датчика подключены к другим входам первого и второго коммутаторов соответствеино, входы одного и другого компараторов подключены к выхода «i второго и первого интеграторов соответственно , а выходы компараторов подключены : к входам определител  квадрантов, выходы которого подключены к йторому и третьему ; информационным входам формировател  уровн  и к установочным входам старших разр дов первого счетчика, установочные входы младших разр дов которого соединены с выходами блока уставок, первый выход дифференциатора подключен к входу сброса второго счетчика, выходы которого подключены к первому и второму входам блока управлени , третий вход которого соединен с источником опорного напр жени , первый выход блока управлени  подключен к одиим i управл ющим входам первого и второго ком- мутаторов, второй выход подключен к управ (Л л ющим входам интегратора, а первый выход второго счетчика подключен к другим управл ющим входам первого и второго коммутаторов, управл ющим входам дифференциатора и первого счетчика. 2,Преобразвватель по п. 1, отлинаюu ftucff тем, что дифференциатор содержит D-триггер, первый и второй элементы И дифференциатора и элемент НЕ дифференциатора , первый вход диффереицнатора со о ел подключен к С-входу D-триггера, к одному входу первого элемента И дифференциатора и через элемент НЕ дифференциатора - к одному входу второго элемента И дифференциатора, второй и управл ющий i входы дифференциатора подключены соот- : ветственно к D- и R-входам триггера, выхоД триггера подключен к другим входам первого и второго элементов И диффереициатора а выходы второго и первого элементов И дифференциатора подключены к первому и второму выходам дифференциатора ,f, 3.Преобразователь по п. 1, отлинаюи йс  тем, что определитель квадрантов содер

Description

;kHT сумматор no модулю 2, входы которого соединены с одним и другим входами определител  квадрантов, а выход через элемент НЕ определител  квадрантов подключен к одному выходу определител  квадрантов , другой выход которого соединен с другим входом определител  квадраитов.

4. Преобразователь по п. 1, отличаюищйс  ем , что формирователь уровн  содержит регистр формировател , первый и второй элементы НЕ формировател  и селектормультиплексор , первый вход формировател  подключен к первому и через первый элемент НЕ формировател  к второму ииформациониым входам селектора-мультиллек- сора, второй и третий входы формировател  подключены к входам регистра формировател , выходы которого подключены к управл ющим входам селектора-мультиплексора,

третий вход формировател  подключен к третьему и через второй элемент НЕ -к четвертому информационным входам сеЛектора-мультиплексора , выход которого подключен к выходу формировател , управл ющий вход формировател  уровн  подключен к управл ющему входу регистра формировател .

5. Преобразователь по. п. I, отлинающийс  тем, что блок управлени  содержит нульорган , элемент ИЛИ и элемент И блсжа управлени  первый и второй входы блока управлени  подключены через элемент ИЛИ к второму выходу блока, третий вход блока через нуль-орган подключен к одному входу апемента И блока, другой вход которого соединен с первым входом блока, а выход элемента И блока подключен к первому выходу блока управлени .

«

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам преобразовани  угла поворота вала в цифровой код угла, и может быть использовано во входных устройствах специализированных ЦВМ, в цифровой измерительной технике, контрольно-проверочной аппаратуре.

Известен преобразователь, содержащий вы витель октантов, аналоговый коммутатор , последовательно соединенные аналогоцифровой преобразователь, преобразующий напр жени  с выходов синусно-косинусного Датчика (СКД) в код тангенса угла, и цифровой генератор функций арктангенса, преобразующий код тангенса угла в код угла {1J.

Недостатком этого преобразовател   вл етс  сложность его цифровой части.

Известен также преобразователь,-содержащий СКД, соединенный с селектором октантов, выходы которого, один непосредственно , а другой через первый блок масш-; табированн , подключены к входам вычитателе , линейный преобразователь напр жение - код, блок управлени , счетчик, фазовый детектор и второй блок масштабировани , выход вычитател  соединен с снгнальным входом фазового детектора и входом второго блока масштабировани , выход которого подключен к измерительному входу преобразовател  напр жение-код, управл ющий вход которого соединен с одним из выходов фазового детектора, опорный вход которого соединен с одним из выходов

СКД а другой выход - с входом счетчика (21.

Недостатком данного преобразовател   вл етс  невысока , точность.

Наиболее близким техническим рещеиием к предлагаемому  вл етс  преобразователь угла поворота вала в код, содержащий снусно-кос0нусный датчик, первый и второй коммутаторы, выходы которых подключены к первому н второму интеграторам, вь1ход первого интегратора подключен к одному информационному входу второго коммутатора , выход второго интегратора через инвертор подключен к одному информационному входу первого коммутатора, один компаратор , выход которого подключен к первому информационному входу формн{х}вател  уровн , генератор импульсов, подключенный к первым входам дифференциатора и первого счетчика, выход которого подключен к второму счетчику, выход формировател  уровн  йрдключеи к второму входу ифференциатора, первый выход которого подключен к входу сброса первого счетчика, а второй выход - к управл ющему входу егистра, первый выход второго счетчика подключен к управл ющему входу формировател  уровн , выходы разр дов первого счетчика подключены к информационным входам регистра, определитель квадрантов, выходы синусио-косинусного датчика подключены к входам определител  октантов, выходы которых че|зез демодул торы подключены к вторым информационным входам ервого и второго коммутаторов, вход компаратора соединен с выходом инвертора, а выход формировател  уровн  подключен к управл ющим входам первого и второго коммутаторов, второй выход второ-о счетчика подключен к управл ющим входам интеграторов {З). Недостаток этого устройства - низка  точность. Цель изобретени  - повышение точности . .Поставленна  цель достигаетс  тем, что в преобразователь угла поворота вала в код, содержащий синусно-косииусный датчик, первый и второй коммутаторы, выходы которых подключены к первому и второму интеграторам, выход первого интегратора подключен к одному информационному входу второго коммутатора, выход второго интегратора через инвертор подключен к одному йиформациоииому входу первого коммутатора , одии компаратор, выход которого ЛоДключен к первому информационному входу формировател  урови , генератор импульсов, подключенный к первым входам дифференциатора и первого счетчика, выход которого подключен к второму счетчику, эыход формировател  уровн  подключён к второму входу дифференциатора, первый которого подключен к входу сброса первого счетчика, а второй выход - к управл ющему входу регистра, первый выход второго счетчика подключен к управл ющему входу формировател  уровн , выходы разр дов первого счетчика подключены к информационным входам регистра, опредедатель квадр 1итов, введены блок управлет , блок уставок и другой компаратор, выходы синусно-косинусного датчика подключены к другим входам первого и второго коммутаторов соответственно, .входы одного и другого компараторов подключены к выходам второго и первого интеграторов, соответственно , а выходы компараторов подключены к входам определител  квадрантов, выходы которого подключены к второму и третьему информационным входам формировател  урови  и к установочным входам старших разр дов первого счетчика, установочные входы младших разр дов которого соединены с выходами блока уставок, пфвый выход дифференциатора подключен к входу сброса второго счетчика, выходы которого подключены к первому и второму входам блока управлени , третий вход коtoporo соединен с источником опорного напр жени , первый выход блока управлени  подключеи к одним управл ющим входам первого и второго коммутаторов, .второй выход подключен к управл ющим .входам интеграторов, а первый выход второго счет чика подключеи к другим управл ющим входам первого и второго коммутаторов, управл ющим входам дифференциатора и первого счетчика.. Дифференциатор содержит D-триггер, первый и второй элементы И дифференциатора и элемент НЕ дифференциатора, первый вход дифференциатора подключен к С-входу D-триггера, к одному входу первого элемента И дифференциатора и через элемент НЕ дифференциатора - к одному входу второго элемента И дифференциатора , второй и управл ющий входы дифференциатора подключены соответственно к D- и R-входам триггера, выход D-трнггера подключен к другим входам первого и второго элементов И дифференциатора, а выходы второго и первого элементов И дифференциа тора подключен к первому и второму выхо дам дифференциатора. Определитель квадрантов содержит сумматор по модулю 2, входы которого Соединены с одним и Другнм входами определител  квадрантов, а выход через элемент НЕ определител  квадрантов подключен к одному выходу определител  квадрантов, другой выход которого соединен с другим входом определител  квадрантов. Формирователь уровн  содержит регистр формировател , первый и второй элементы НЕ формировател  и селектор-мультиплексор , первый вход формировател  подключен к первому и через первый элемент НЕ формировател  к второму информационным входам селектора-мультиплексора, второй и третий входы формировател  подключены к входам регистра формировател , выходы которого подключены к управл ющим входам селектора-мультиплексора, третий вход формировател  подключен к третьему и через второй элемент НЕ формировател  - к четвертому ииформациониым входам селектбра-мультиплексора , выход которого подключеи к выходу формировател ,управл ющий вход формировател  уровн  подключен к управл ющему входу регистра формировател ., Блок управлени  содержит нуль-орган, элемент ИЛИ и элемент И блока управлени , первый и второй входы блока управлени  подключены через элемент ИЛИ к второму выходу блока, третий вход блока через нуль-орган подключен к одному входу элемента И блока, другой вход которого соединен с первым входом блока, а выхоД элемента И блока подключен к первому выходу блока, упрайлени . На чертеже представлена структурна  схема преобразовател . Преобразователь УГЛЗ поворота вала в код содержит синусно-косииусный датчик i, первый 2 и второй 3 коммутаторы, выходы которых подключены к первому 4 и второму 5 интеграторам, выход интегратора 4 1юдключен. к одному информационному входу коммутатора 3, выход интегратора 5 через инвертор 6 подключен к одному инфрр макионному входу коммутатора 2, один компаратор 7, выход которого подключен к первому информацнонному входу формировател  8 уровн , генератор 9 нмпульсов, 1юдключеннмй к первым входам дифференциатора 10 и первого счетчика 11, выход которого подключен к второму счетчику 12, выход формировател  б уровн  подключен к второму входу дифференциатора 10, первый выход которого подключен к входу сброса счетчика II, а второй выход - к управл ющему входу регистра 13, первый ых(5д счетчика 12 подключен к управл ющему входу формировател  8 уровн , выходы разр дов счетчнка II подключены к информационным входам регистра 13, определитель 14 квадрантов, блокЧ5 управлени , блок 16 уставок н другой компаратор 17, выходы синусно-косннусного датчика J подключены к другим входам первого 2 н второго 3 коммутаторов соответственно, входы одного 7 н другого 17 компараторов подключены к выходам второго 5 и первого 4 интеграторов соответственно, а выходы компараторов 7 и 17 подключ ены к входам определител  14 квадрантов, выходы которого подключены к второму н третьему нн-. формацнонным входам формировател  8 уровн  н к установочным входам старших разр дов счетчнка П, установочные входы младших разр дов которого соединены с выходами бловд 16 уставок, первый выход дифференциатора 10 подключены к входу сброса счетчика 12, выходы которого подключеиы к первому н второму входам блока 15 управл ени , третий вход которого соединен с источником 18 опорного иапр жеНн , первый выход блока 15 управлени  подключен к одним управл ющнм входам .первого 2 н второго 3 коммутаторов, второй выход подключен к управл ющнм входам интеграторов 4 и 5, а первый выход счетчнка 12 подключен к другим управл ющим входам первого 4 и второго 5 коммутаторов , управл ющим входам днфференш атЬра Ш н счетчнка 11..

Днфференциатор Ю содержнт D-трнггер 19, первый 20 и второй 21 элементы И днфференциатора н элемент НЕ 22 днфференцнатора , первый вход днфференциатора 10 подключен к С-входу О-трнггера 19, к одному входу элемента И 20 н через элемент НЕ 22 - к одному входу элемента И 21, второй и управл ющий входы дифференцнатора 10 подключены соответственно к D- н R-входам триггера 19, выход D-трнггера 19 подключен к другим входам первого 20 и второго 21 элементов И, а выходы элементов И 20 и 2 подключены к первому н второму выходам днфференцнатора 10.

Определитель 14 квадрантов содержнт сумматор 23 по модулю 2, вхрды которого

соедннены с одним н другим входамн определител  14 квадрантов, а выход через элемент НЕ 24 определнтел  -квадрантов подключен к одному выходу онределнтел  14 квадрантов, другой выход которого сое-: дннеН с другим входом определнтел  14 квадрантов.

Формнрователь 8 уровн  содержнт регнстр 25 формнровател , первый 26 н второй 27 элементы НЕ формнровател  н селектор-мультнплексор 28, первый вход формировател  8 подключен к первому и через элемент НЕ 26 к второму информационным входам Селектор-мультиплексора 28 второй н третнй входы формнровател  8 подключены к входам регистра 25, выходы которого подключены к управл ющим входам селектор-мультиплексора 28, третий вход формнровател  8 подключен к третьему и через элемент НЕ 27 - к четвертому информационным входам селектор-мультиплексора 28, выход которого подключен К выходу формировател  8, управл ющий вход формнровател  8 подключен к управл ющему йходу регистра 25.

Блок 15 управлени  содержит нульорган 29, элемент ИЛИ 30 и элемент И 31 блока управлени , первый. н второй входы блока 15 управлени  подключены через элемент ИЛИ 30 к второму выходу блока 15, третнй вход блока 15 через нуль-орган 29 подключен к Одному входу элемента И 31, другой вход которого соедннен с первым входом блока. 15, а выход элемента И 31 подключен к первому выходу блока 15 управлени .

Определитель 10 квадрантов предназначен дл  формированн  кода квадранта, предшествующего квадранту расположенн  угла (напрнмер, при- расположении ее во втором квадранте формируетс  код первого квадранта н т.д.). Регнстр 25 предназначен дл  хранени  кода квадранта, необходимого .ОЛЯ выделени  нужного фронта сигнала из выходных снгналов компараторов 7 н 17 прн расположении угла оС в любом из четырех квадрантов. Счетчнк 11 имеет входы параллельной запнси во все разр ды (например, счетчик может быть сделан нз микросхем 133ИЕ7). Код, хран щийс  в йчоке 16 уставок совместно со-сформнрованным кодом квадранта представл ет собой код начала квадранта расположени  угла 0, уменьшенный на величину коДа, который предназначен дл  компенсацни задержки Т коммутаторов и компараторов и выбираетс  равным коду N уставки блока 16 N«f -Т.

Например, если N соответствует нсс расположен во втором квадранте, то на параллельные входы счетчнка II поступает код„ соответствующий 89,7°. Одновременно Налнчне двух стдрщнх разр дов в счетчике

II, куда записываетс  код квадранта, предохран ет преобразователь от сбоев, выражающихс  в переполнении разр дов счетчика II, формирующих код угла внутри квадранта .

Нуль-орган 29 и элемент И 31 предназначены дл  формировани  пачки импульсов У1, получаемой от совпадени  положительных полуволн опорного напр жени  источника 18 с состо нием «I первого выхода счетчика 12. Количество импульсов в пачке задаетс  временным интервалом с помощью счетчика 12 таким, чтобы напр жение не интеграторах 4 и 5 в конце первого такта доходило до «ужиого дл  требуемой чувствительности уровн .

Работа преобразовател  происходит в три такта.

На первом такте на втором выходе счетчика 12 - «1, на первомвыходе - «О. Имлульсы У1 синхронно с положительными полуволнами опорного напр жени  источника 18 поступают на управл ющие входы коммутаторов 2 и 3. При наличии импульса У1 напр жени  с выходов СКД 1 через коммутаторы 2 и 3 поступают на входы интеграторов 4 и 5 и накапливаютс  там. В паузах между импульсами У1 на входы интеграторов 4 и 5 ничего не поступает и они выполн ют роль аналоговых запоминающих устройств. При поступлении сигнала на счетчик 12 со счетчика 11, который находитс  в режиме посто нного счета, счетчик Г2 увеличивает свое состо ние на единицу, на втором выходе счетчика 12 по вл етс  «О. С помощью коммутаторов 2 и 3 прекращаетс  подача напр жений с выходов СКД 1 на интеграторы 4 и 5. При установке на первом выходе счетчика 12 «1 начинаетс  BTOipofl такт.

По фронту сигнала У2 код квадранта, сформированнь1Й на выходах Компаратора 17 и элемента НЕ 24, записываетс  в ре ,гистр 25 и совместно с кодом блока 16 записываетс  в счетчик 11. Код с выходов регистра 25 подготавливает мультиплексор 28 к пропусканию положительного фронта

сигнала (при ближайшем переходе через ноль напр жени  одного из интеграторов) на D-вход триггера 13, который отсутствием «1 на первом выходе счетчика 12 был установлен в состо ние «О. Одновременно при по влении «I на первом выходе счетчика

12 с помощью коммутаторов 2 и 3 интеграторы 4 и 5 и инвертор 6 образуют замкнутую петлю - осцилл тор. При ближайщем переходе через ноль напр жени  одного из иитеграторов 4 и 5 сигнал на выходе мультиплексора 28 принимает состо ние «1 и триггер 19, который ранее поддерживалс  в состо нии «0, переходит по ближайшему фронту импульса генератора 2 в состо ние «I, тем самым разреша  запись в регистр 13 кода изсчетчика 11, который накапли валс  там в течение интервала осциллировани . Отрицательный фронт импульса генератора 9, пройд  через элементы НЕ 22 и И 21, устанавливает в «О счетчики II и 12 и тем самым устанавливает в «0 триггер 19 по R-входу.

Начинаетс  третий такт. На третьем гакте на выходе элемента ИЛИ 30 по вл етс  «I, н интеграторы 4 и 5 начинают обнул тьс . Третий такт продолжаетс  до тех пор, пока сигнал свыхода счетчика 11 г-ге увеличит на единицу состо ние счетчика 12, т.е. начнетс  снова первый такт.

В результате происходит увеличение точности преобразовател  за счет компенсации погрешности, вызванной задержанием аналоговых коммутаторов и компараторов, и устранени  возможности сбо  при переполнении счетчика 11 при углах, близких к 90, 180, 270, 360°, вследствие изменени  посто нных времени иитеграторов.

Экономический эффект от использовани  предлагаемого преобразовател  определ етс  его техническим преимуществом.

У1 У2 ИЗ V 4. ,

ч

- 9

Г

У2

10

t

LMJ

UL

О

20

iS

16

f

11

13

Т

1(о9

г

Щ

н%

mf-,

.У2

29

12

У2

oq

УЗ

1

30

1.

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий синусно-косинусный датчик, первый и второй коммутаторы, выходы которых подключены к первому и второму интеграторам, выход первого интегратора подключен к од^; даму информационному входу второго коммутатора выход второго интегратора через инвертор подключен к одному информационному входу первого коммутатора, один компаратор, выход которого подключен к первому информационному входу формирователя уровня, генератор импульсов, подключенный к первым входам дифференциатора и первого счетчика, выход которого подключен к второму счетчику, выход формирователя уровня подключен к второму входу дифференциатора, первый выход которого подключен к входу сброса первого счетчика, а второй выход !— к управляющему входу регистра, первый выход второго :счетчика подключен к управляющему входу формирователя уровня, выходы разрядов первого счетчика подключены к информационным входам регистра, определитель квадрантов, отливающийся тем, что, с целью повышения точности преобразователя, в него введены блок управления, блок уставок и другой компаратор, выходы синусно-косинусного датчика подключены к другим входам первого й второго коммута^: