SU1019620A1 - Адаптивный аналого-цифровой преобразователь - Google Patents

Abstract

1. АДАПТИВНЫЙ АНАЛОГО-тЦИФРОВОЙ ПРЕОВРАЗОВАТЕЛБ, содержащий ге-. Bepatbp, регистр, выход которого через цифрраналоговый преобразователь соединен с первым входом компаратора, второй юсод которого соединен через дифференциатор с входом блока управлени  адаптацией,о тли ч а ю Ы и йс   тем, что, с пвлъю повь аени  вХ. t и, быстродействи , введен , уйравлй{вщий вход которого соединен с выходом компаратора, .первый вход подключен и выходу блока управлени  адаптацией, второй вход соединен с выходом регистра,. а ЁВСОД подключен к входу регистра,. синировход которого соединен с выходом1генератора. 2. Аналого-цифровой преобразователь , о т л и ч а ю | и и с   тем, что блок управлени  адаптацией выполнен на дешифраторе и трех компаpaTojpax , первые входы которых соединены с входом блока управлени  адаптацией , вторые входы подключены к соответствукмцимшинам опорного на- пр жени , а выходы через дешиф атор -5 к выходу блока управлени  адаптагшей Ф сь ho фиг.1

Description

Изобретение относитс  к измерительной технике и предназначено дл  осутествлени  преобразовани  аналог вого сигнала в цифровой вид. Известен аналого-цифровой преобр зователь () след щего типа. Вход АЦП подключен к входу компаратора, выход которого через блок управлени  реверсивный счетчик, циброаналоговый преобразователь (ЦЛП) подключен к другому входу компаратора, а на тактовый вход- .реверсивного счетчика под ключен выход тактового генератора. Выходом АЦП  вл етс  выход логики пе редачи данных, котора  входом соединена с другим выходом блока управлеНИН , а другой вход подключен к входу установки начальных условий реверсив ного счетчика 11. Такой преобразователь обладает ма лым временем одного преобразовани , но врем  переходного процесса достаточно велико, что снижает в целом быстродействие всего АЦП. Цель изобретени  - повышение быст родействи . Поставленна  цель достигаетс  тем что в адаптивный аналого-цифровой пр образователь, содержащий генератор., регисфр, выход которого через цифроаналоговый преобразователь соединен первым входом компаратора, второй вход которого соединен через дифференциатор с входом блока управлени  адаптацией, введен сумматор, управл ющий вход которого соединен с выходом компаратора, первый вход подключен к выходу блока управлени  адаптацией, второй вход соединен с выходом регистра, а выход подключен к входу регистра, синхровход которого соединен с выходом генератора. Причем, блок управлени  адаптацией выполнен на дешифраторе и трех компараторах, первые входы которых соединены с входом блока управлени  адаптацией, вторые входы подключены к соответствующим шинам опорного напр жени , а выходы через дешифраторк выходу блока управлени  адаптацией На фиг.1 представлена структурна  схема адаптивного аналого-цифрового преобразовател / на фиг.2 - временна  диаграмма, по сн юща  его работу Устройство содержит компараторы 1-4, дифференциатор 5, дешифратор б, сумматор 7, регистр 8, тактовый генератор 9, цифроаналоговый преобразо ватель (ЦА,П) 10, причем вход устройства св зан с/твходом дифференциатора и через компаратор 1 с управл ющим входом сумматора 7, выход которого через регистр 8 подключен к входу сумматора 7, к входу всего АЦП и через ЦАП к другому входу компара тора 1, кроме того, выход дифференциатора 5 соединен через компараторы 2,3,4, дешифратор 6 с другим входом сумматора 7, к другим входам компараторов 2,3,4 подключены. соответственно опорные напр жени  11, U2, U, а к синхронизирующему входу регистра 8 подключен выход тактового генератора 9. АЦП работает следую1чим образом. При возрастании входного сигнала 11 (фиг.2) выше сигнала на выходе ПАП 10, на выходе компаратора 1 по вл етс  логическа  единица, котора  переводит сумматор 7 в режим сложе- . ни  входных сигналов. Сумматор 7 совместно с регистром 8 образуют интегратор , вход которого соединен с выходом дешифратора 6. При поступлении с тактового генератора импульсов интегратор производит прибавление входного сигнала к выходному сигналу регистра 8. Данный сигнал начинает возрастать по величине и после преобразовани  с помощью ЦАП 10 в аналоговый вид этот сигнал сравниваетс  с входным на входах компаратора 1. Если сигнал с выхода ДАП 10 превысит входной сигнал устройства, то на выходе компаратора 1 по вл етс  логический ноль, который переводит сумматор 7 в режим вычитани , и сигнал на выходе регистра 8 уменьшаетс . Таким образом, выходной цифровой сигнал АП,П отслеживает свой входной аналоговый сигнал. Причем информаци  о новом преобразовании по вл етс  на выходе АЦП после каждого тактового сигнала генератора 9. Дифференциатор 5 обеспечивает дифференцирование входного сигнала и на его выходе имеет: место сигнал, пропорциональный скорости изменени  входн.ого сигнала. При обычной работе АЦП вkoднoй сигнал имеет -малую скорость изменени . В этом случае на вход сумматора 7 с дешифратора б подаетс  Код, равный единице. При этом на выходе регистра 8 информаци  при каждом новом такте измен етс  на единицу Mnajijiiero разр да, что обеспечивает максимальную точность преобразовани  (сигнал 12 на .верхнем пологом участке фиг.2). Однако, если входной сигнал имеет большую скорость изменени , когда единичные положитедьные приращени  сигнала на выходе регистра 8 не успевают отслеживать входной сигнал АЦП, то срабатывает цепь формировани  сумматора 7. При этом сигнал на выходе дифференциатора начинает превышать один из уровней U,U,,U , на выходе компараторов 2, 3,4 по вл ютс  логические единицы, что обеспечивает по вление на выходе дешифратора 6 числа, болыие единицы. При этом возрастает, величина приращени  сигнала на выходе регистра 9, т.е. возрастает скорость отслеживани  входнрго аналогового сигнала АЦП. Причем, чем выше скорость из 1енени  входного сигнала , тем больше по величине сигнал на выходе дифференциатора 5, тем с большим опорным напр жением l iHjjU сравн етс  дифференцированный сигнал, тем больше число на входе и выходе дешифратора 6, тем больше скорость изменени  информации на выходе регистра 8. Так входной сигнал 11 АЦП имеет в начальный момент самую высокую скорость изменени , поэтому выходной сигнал 12 АЦП отслеживает его с помощью больших приращений. При возрастании входного сигнала до уровн  А его скорость изменени  падает и приращени  выходного сигнала Л1Ш также падают в два раза. При возрастании входного сигнала выше уровн  В приращени  выходного сигнала АЦП станов тс  МИНИМ 1ЛЬНЫМИ.

Таким образом, предлагаемый прв образователь имеет повышенное быстродействие , при этом он получает возможность эффективно преобразовывать входные сигналы, скорость изменени  которых прев лиает в К раз максимальную скорость изменени  входного сигнала известного АЦП. Число К равно максимальному числу на выхОде дешифратора 6. При этом соответственно в К раз уменьшаетс  точность преобразовани , однако обща  точность отслеживани  входного сигнала значительно возрастает, так как известный А1Ш срезает передний фронт сигнала 11 (фиг.2), а в предлагаемом АЦП передний фронт сигнала отслеживает сигнал 12 {фиг.2). Вершину сигнала оба АЦП отслеживают с одинаковой точностью.

//

Claims (2)

1. АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор, регистр, выход которого через цифроаналоговый преобразователь соединен с первым входом компаратора, второй вход которого соединен через дифференциатор с входом блока управления адаптацией,© тли ч а ю Щ и йс я тем, что, с целью повышения быстродействий, введен сумматор, управляющий вход которого соединен с выходом компаратора, первый вход подключен к выходу блока управления адаптацией, второй вход соединен с выходом регистра,.а йыход подключен к входу регистра,. синЖровход которого соединен с выходом^генератора.

2. Аналого-цифровой преобразователь, о т л и ч а ющ и й с я тем, что блок управления адаптацией выполнен на дешифраторе и трех компараторах, первые входы которых соединены с входом блока управления адаптацией, вторые входы подключены к соответствующим шинам опорного на- i пряжения, а выходы через дешифратор -! к выходу блока управления адаптацией.

0296 И .1019620