SU1667035A1 - Устройство дл управлени трехфазным тиристорным регул тором мощности - Google Patents

Abstract

Изобретение относитс  к области электротехники и может быть использовано дл  регулировани  мощности, подводимой к нагрузке, путем подключени  ее на целочисленное число периодов напр жени  к сети переменного тока. Целью изобретени   вл етс  расширение функциональных возможностей. Устройство содержит аналого-цифровой преобразователь 17, детектор нул  1, распределитель импульсов управлени  12 и управл емый делитель частоты 18. Детектор нул  1 используетс  дл  синхронизации импульсов управлени  с напр жением сети и в качестве тактового генератора дл  управл емого делител  частоты 18 и аналого-цифрового преобразовател . При равномерном регулировании мощности, подводимой к нагрузке, что достигаетс  за счет использовани  управл емого делител  частоты, имеетс  возможность управл ть как аналоговым, так и цифровым задающим сигналом. 1 з.п. ф-лы, 5 ил.

Description

Изобретение относитс  к электротехнике и может быть использовано дл  регулировани  мощности подводимой нагрузки путем подключени  ее на целочисленное число периодов напр жени  к сети переменного тока.

Цель изобретени  - расширение функциональных возможностей путем повышени  помехоустойчивости, а также возможности управлени  аналоговым или цифровым управл ющим сигналом.

На фиг. 1 представлена функциональна  схема предлагаемого устройства цифрового управлени  мощностью; на фиг. 2 - временные диаграммы, по сн ющие его работу; на фиг. 3 - схема детектора нул ; на фиг. 4 - схема формировател  последовательностей синхроимпульсов; на фиг. 5 - схема распределител .

Обозначени  Т, 8, 16, 24, 32, 40м, 48. 56, 64 на фиг. 1 и 4 указывают количество импульсов в последовательност х формировател  последовательностей синхроимпульсов.

За вл емое устройство содержит детектор нул  1, подключенный к трехфазной сети, один из выходов которого соединен с еходом формировател  2 последовательностей синхроимпульсов, с входом генератора 3 ступенчатого напр жени  и одним из входов элемента И 4. Выход генератора 3 подключен к одному из входов аналогового компаратора 5, выход компаратора 5 подсоединен к второму входу первого элемента И 4, а его выход к счетному входу третьего ш г;тиразр дного двоичного счетчика 6. Три млэдших разр да счетчика 6 подключены соответственно к трем младшим информа- ционныс входам первого двоичного счетчика 7. а три старших разр да третьего счетчика 6 подключены соответственно к трем младшим информационным входам второго двоичного счетчика 8. Счетный вход первого ДРОИЧНОГО счетчика 7 подключен к выход, В последовательности восьми импульсов j армировател  2 последовательностей синхроимпульсов, а его три первых разр да - к соответствующим входам элемента И 9, выход которого через элемент задержки 10 соединен со счетным входом второго двоичного сметчика 8, четвертый информационней вход которого подключен к общей шине, о его три первых разр да - соответственно к дешифратору коммутатора 11, Информационные входы коммутатора 11 соединены с выходами формировател  2 последовательностей синхроимпульсов, вход Разрешение с четвертым разр дом СЧЕТЧИКА 8 Btr-од коммутатора 11 подключен к входу распределител  импульсов управлени  12. информационные входы которого соединены с выходами детектора нул  1. Выходы распределител  импульсов управлени  12 соединены с соответствующими входами трехфазного тиристорного ключа 13, подключенного последовательно с сетью к нагрузкам 14-16. Выход 1 формировател  2 последовательности синхроимпульсов соединен с входами Сброс

генератора 3 ступенчатого напр жени , первого, второго и третьего двоичных счетчиков 7, 8 и 6, а также с входами Запись первого счетчика 7 и второго счетчика 8. Причем совокупность элементов 3-6 составл ет аналого-цифровой преобразователь 17. а 2, 7, 8, 9, 10 и 11 - управл емый делитель частоты 18.

Детектор нул , формирователь последовательностей синхроимпульсов и распределитель управл ющих импульсов могут быть выполнены по схемам фиг. 3-5.

Детектор нул  содержит три одинаковых схемы формировани  синхроимпульсов L, М, N. Кажда  схема формировани  имеет

диодную оптопару 19, светодиод которой через диод 20 и резистор 21 подключаетс  к фазе А (В, С) и нулю сети, а также резисторы 22-24, операционный усилитель 25, инвертор 26, фазовращатель 27, элемент И 28,

причем фотодиод оптопары 19 подсоединен своим анодом к общему выводу источника питани , а катодом через сопротивление 22 к положительному выходу источника питани  и на неинвертирующий вход операционного усилител  25, второй вход которого подключен к общей точке делител  (резисторы 23, 24), соединенного с источником питани . Выход операционного усилител  25 подсоединен к входам инвертора 26 и элемента И 28, выход инвертора 2.6 через фазовращатель 27 подключен к второму входу элемента И 28. Выход элемента И 28  вл етс  одним из выходов детектора нул  и подключаетс  согласно схеме фиг. 1.

Формирователь последовательностей синхроимпульсов (фиг. 4) содержит шестиразр дный двоичный счетчик 29, одиннадцать инверторов 30-40 и восемь элементов И 41-48. причем вход счетчика 29  вл етс 

входом формировател  последовательностей синхроимпульсов и подключаетс  согласно схеме фиг. 1. Все шесть разр дов счетчика 29 черээ инверторы 30-35 подсоединены к одному из входов соответственно

элементов И 41-43 и к трем входам элемента И 44, второй вход элемента И 41 объединен с одним из входов элементов И 45-47 и подсоединен через инвертор 36 к входу счетчика 29, выход этого элемента И 41 - к

одному из входов элементов И 42 и 48 через

инвертор 37. Выход элемента И 42 подключен к второму входу элемента И 46 и через инверто р 38 - к второму входу элемента И 43, выход которого соединен с вторыми входами элементов И 47 и 48 и через инвертор 39 к четвертому входу элемента И 44. Выход элемента И 48 подключен через инвертор 40 к второму входу элемента И 45. Выходы элементов И 41-48, а также вход инвертора 36  вл ютс  выходами формировател  последовательностей синхроимпульсов и подключены соласно схеме фиг. 1.

Генератор 3 ступенчатого напр жени  выполнен по известной схеме шестиразр дного двоичного счетчика, вход щего в состав формировател  2 последовательностей синхроимпульсов, и резистивной матрицы типа R-2R.

Элемент задержки 10 включает в себ  RC-фазовращатель и инвертор.

Распределитель содержит интегральный таймер 49. врем задающую цепочку R 50 и С 51 и три двувходовые элемента И 52-54. Вход Запуск таймера 49  вл етс  тактовым входом, первые из входов элементов И 52-54 - информационными входами, а выходы этих элементов И - выходами распределител  и подключаютс  согласно схеме фиг. 1. Входы таймера Пороговый вход и Разр д объединены и подключены к общей точке резистора R 50 и конденсатора С 51, через которые эта точка подсоединена соответственно к положительному и к общему выводам источника питани , выход таймера подключен к вторым входам элементов И 52-54.

Устройство работает следующим образом .

При по влении напр жени  на шинах А, В, С сети детектор нул  1 вырабатывает синхронизирующие импульсы при переходе через нуль напр жений фаз сети (фиг. 3). Гальваническа  разв зка с сетью осуществлена с помощью диодных оптопар 19. Операционные усилители 25, включенные в режиме компараторов, позвол ют получить синхронизирующий импульс, максимально приближенный к точке перехода напр жени  через нуль. Импульсы от фазы А поступают на входы формировател  2 последовательностей синхроимпульсов, генератора 3 ступенчатого напр жени  и один из входов первого элемента И 4. Формирователь 2 последовательностей синхроимпульсов , выполненный по схеме фиг. 4. вырабатывает восемь последовательностей синхроимпульсов, распределенных по интервалу регулировани , и сам интервал регулировани  (фиг. 2а, б, в, г, д, е, ж, з). Каждый шестьдес т четвертый импульс  вл етс  замыкающим периода регулировани . Последовательности имеют следующие значени : перва  - восемь импульсов, втора  - шестнадцать импульсов, треть  двадцать четыре, четверта  - тридцать два, п та  - сорок, шеста  - сорок восемь, седьма  - п тьдес т шесть и восьма  - шестьдес т четыре импульса.

Генератор ступенчатого напр жени  3

0 вырабатывает напр жение ступенчатой формы синхронно с поступающими на вход импульсами. Нарастание напр жени  происходит от нул  в начале периода регулировани  до напр жени  питани  в конце

5 периода. Сигнал от генератора 3 ступенчатого напр жени  подаетс  на один из входов аналогового компаратора 5, на второй вход которого подаетс  аналоговый сигнал управлени . В момент равенства этих сиг0 налов аналоговый компаратор 5 опрокидываетс  и запирает элемент И 4, преп тству  прохождению тактовых импульсов на шестиразр дный третий двоичный счетчик 6. Таким образом, в каждый

5 период регулировани  на двоичный счетчик 6 будет подано количество импульсов, пропорциональное управл ющему сигналу, которые установ т его в соответствующее состо ние. Информаци  с трех младших

0 разр дов этого счетчика 6 передаетс  на три младших соответствующих информационных входа первого двоичного счетчика 7, а информаци  с трех старших разр дов счетчика 6 - на три младших соответствующих

5 информационных входа второго двоичного счетчика 8, и в момент наступлени  следующего периода регулировани  записываетс  в регистры счетчиков 7 и 8. Каждый восьмой импульс, поступающий на счетный вход

0 счетчика 7 с выхода последовательности восьми импульсов формировател  2 последовательностей синхроимпульсов, вычитает записанное в его регистры число и в момент обнулени , когда все разр ды счетчика 7

5 имеют нулевое значение, элемент И 9 выдает импульс на счетный вход третьего двоичного счетчика 8 через элемент задержки 10. Элемент задержки 10 введен дл  того, чтобы из работы не выпадали каждые вось0 мые импульсы (фиг. 2). В начале каждого периода регулировани  информаци  с трех младших разр дов счетчика 8 передаетс  на дешифратор коммутатора 11 и на вход распределител  12 начинает поступать

5 последовательность импульс с формировател  2 последовательностей синхроимпульсов через один из соответствующих каналов. В момент прихода импульса на счетный вход счетчика 8, который работает в режиме вычитани , код на дешифраторе

уменьшаетс  на единицу, коммутатор 11 переключаетс  на соседний канал и на вход распределител  импульсов управлени  12 с этого момента начинает поступать последовательность импульсов, котора  меньше первоначальной на восемь, Например, (фиг. 2) в момент времени Т сигнал управлени  стал равен сигналу, выработанному генератором 3 ступенчатого напр жени , компаратор 5 опрокинулс  и закрыл элемент И 4. На счетный вход счетчика 6 поступило восемнадцать тактовых импульсов. Двоичный счетчик 6 установилс  в состо ние 010010. Три младших разр да 010 (фиг. 2 к, л, м) и три старших разр да 010 (фиг. 2н, о, п) по приходу шестьдес т четвертого импульса переписываютс  соответственно в двоичные счетчики 7 и 8. На дешифраторе коммутатора 11, который подключен к трем младшим разр дам счетчика 8, в начале периода регулировани  устанавливаетс  код 010 и открытым становитс  канал, пропускающий последовательность двадцати четырех импульсов. На счетчике 7 в начале периода регулировани  установлен код 010. Так как на счетный вход этого счетчика подход т восьмой, шестнадцатый, двадцать четвертый и т.д. тактовые импульсы (фиг. 2 р), то шестнадцатый импульс обнул ет счетчик 7 и через элемент задержки 10 на половину периода сети (фиг. 2 с) перейдет на счетный вход счетчика 8. В этот момент времени из счетчика 8 вычитаетс  единица, код на дешифраторе коммутатора 11 устанавливаетс  001, и открываетс  канал, пропускающий последовательность из шестнадцати импульсов. В итоге на распределитель 12 приход т восемнадцать импульсов управлени  (фиг. 2 т).

Распределитель 12 работает следующим образом (фиг. 5). По приходу тактового импульса, совпадающего по времени с приходом синхронизирующего импульса от фазы А, таймер 49 включаетс  на врем , которое определ етс  посто нной времени RC. Значени  R и С подбираютс  таким образом , чтобы выключение таймера 49 происходило в середине промежутка времени между приходами синхронизирующих импульсов фаз С и А. Таким образом, распределитель 12 пропускает на вход ключа 13 восемьнадцать импульсов управлени  по каждой фазе А, В и С.

Таким образом, устройство осуществл ет управление трехфазным тиристорным регул тором с равномерным потреблением мощности из сети на цикле регулировани , а использование в составе устройства аналого-цифрового преобразовател  позвол ет управл ющее воздействие вводить в

аналоговом-и цифровом видах. Причем приведенное выполнение управл емого делител  частоты позвол ет повысить помехоустойчивость устройства за счет дискретного исполнени  на помехоустойчивых микросхемах .

Claims (2)

1.Устройство дл  управлени  трехфазным тиристорным регул тором мощности,

0 содержащее синхронизатор, входы которого предназначены дл  подключени  к питающей сети, и распределитель импульсов, управл ющие входы которого соединены с выходами синхронизатора, а выходы пред5 назначены дл  св зи с управл ющими электродами тиристоров регул тора мощности, отличающеес  тем, что, с целью расширени  функциональных возможностей , в него введены аналого-цифровой пре0 образователь и управл емый делитель частоты, тактовые входы которых соединены с одним из выходов синхронизатора, управл ющие входы управл емого делител  частоты соединены с выходами аналого5 цифрового преобразовател , аналоговый вход которого предназначен дл  подключени  к задатчику управл ющего сигнала, а выход управл емого делител  частоты соединены с модулирующим входом распреде0 лител  импульсов.

2.Устройство по п. 1,отличающее- с   тем, что управл емый делитель частоты содержит формирователь последовательностей синхроимпульсов, коммутатор с дешиф5 ратором, первый и второй четырехразр дные двоичные счетчики с предустановкой, элемент задержки, логический элемент И, причем формирователь последовательностей синхроимпульсов снабжен дев тью выхода0 ми, обозначенными как 1, 8, 16, 24, 32, 40. 48, 56. 64,, обозначени  которых соответствуют числу синхроимпульсов на цикле регулировани , выходы, кроме 1, соединены с информационными входами

5 коммутатора с дешифратором, управл ющие входы которого соединены с трем  младшими разр дами второго двоичного счетчика старший информационный вход которого соединен с общей шиной, а выход

0 коммутатора с дешифратором использован как выход управл емого делител  частоты, младшие разр ды аналого-цифрового преобразовател  соединены с младшими информационными входами первого

5 двоичного счетчика, выходы младших трех разр дов первого двоичного счетчика через элемент И и элемент задержки соединены со счетным входом второго двоичного счет- . чика, счетный вход первого двоичного счетчика соединен с выходом 8 формировател 

последовательностей синхроимпульсов, а выход 1 соединен с установочными входами первого и второго двоичных счетчиков и установочным входом аналого-цифрового преобразовател .

Фиг2

Ј-И

Фиг.з

PH2.f

50

запуск

пороговый вход

разр д

W

52

53

Фиг. 5